hwp

Size: px

Start display at page:

Download "hwp"

용민 육
5 years ago
Views:

1 특집 Nanoelectronics SONOS 형나노플래시메모리 김정우 김문경 이조원 서 디지털기술의발전과함께문자, 음성및영상등을복합적 / 일체적으로이용하고대화형으로교환하는시대가도래하면서, 계속적인미세화 집적화를거쳐서더많은정보를더욱빠르게처리할수있는능력을갖는반도체소자들이요구되어지고있다. 이를위해서는초고집적메모리가필요하게되며, 현재세계적으로 ULSI 반도체메모리기술은 Giga-bit DRAM의실현단계에이르렀고 21년경에는 1억개정도의집적도에이를것으로예상되고있다. 이러한반도체메모리는기능적으로크게휘발성과비휘발성으로분류된다. 휘발성반도체에는대표적으로 SRAM과 DRAM 등이있으며, 비휘발성반도체에는대표적인것이플래시메모리다. 플래시메모리는전원공급이중단되면기억된데이터가모두사라지는 D램과는달리전원이꺼져도데이터가그대로남아있을뿐만아니라마음대로내용을기록 수정 보관할수있다. 현재플래시메모리는비휘발성메모리시장의 75% 이상을점유하고있으며, 네트워킹기기, 휴대전화기, PDA 등에주로사용되는 NOR형 ( 코드형 ) 과메모리카드, 디지털카메라, 음성 / 영상저장장치및휴대용컴퓨터의대용량저장장치등에사용되는 NAND형 ( 데이터형 ) 으로구분된다. 올해낸드형플래시메모리시장규모가지난해대비 61% 증 김정우박사는미국 University of Utah 재료공학과박사 (1995) 로, 미국 University of Utah 전자공학과박사후연구원 ( ) 을거쳐 1996 년부터삼성종합기술원전문연구원으로재직중이다. 현재과학기술부프론티어나노소자개발사업단인 테라비트급 Si 기반의비휘발성메모리개발 과제책임자로활동중이다. (cw_kim@samsung.com) 김문경연구원은한양대전기공학과석사 (1997) 로현재삼성종합기술원 Materials and Devices Lab. 전문연구원으로 Cornell University ECE (Cornell Nano-fabrication Facility Center) 현지개발파견중이다. (kmkfree@samsung.com, mkk23@cornell.edu) 이조원박사는 Penn State Univ. 금속과학박사 (1986) 로국방과학연구소연구원 (1978-8), Carnegie Mellon Univ. 자기기록연구소연구원 (1985-9), IBM T.J. Watson 연구소초빙연구원 (199-92), 삼성종합기술원신소재연구실장및나노팀 Manager(1992-2) 등을거쳐현재테라급나노소자개발사업단장으로재직중이다. (jwlee@nanotech.re.kr) 론 가하면서현주력플래시메모리인노어형과의격차를크게줄일것으로전망됐다. 특히이같은추세는한층가속화돼이르면 27년에는두제품의시장점유율이반전될것으로예상됐다. 반도체시장조사전문기관인미국아이서플라이는지난해부터이어지고있는낸드형플래시메모리의보급확산으로지난해 113억2만달러규모였던플래시메모리시장이올해 157억달러규모로 39% 성장할것이라고밝혔다. 특히아이서플라이는올해낸드형플래시메모리시장은지난해 38억 3만달러에서 62억8만달러로 6% 이상급증, 94억 2만달러로예상되는노어형플래시메모리와의격차를좁힐것이라고전망했다. 아이서플라이보고서는이같은추세가지속되면반도체게이트전극선폭 65 nm가적용되는 27 년에는 224억달러, 213년 1억달러의시장을형성할것으로예측하고있다. 1. 기존 Flash 메모리기술동향미국 Intel이 1971년 FAMOS(Floating gate Avalanche injection MOS) 라불리는부유게이트구조의불휘발성메모리 (EPROM: Electrically Erasable Read Only Memory) 를처음발표하였다. EPROM은 memory cell이한개의트랜지스터로이루어져셀면적이작은반면자외선을조사하여축적된데이터를일괄소거를해야하고, 광조사를위한창이달린패키징을사용해야하는문제점이있다. 이러한문제점을해결한것이전기적으로소거하는 EPROM 즉 EEPROM(Electrically Erasable and Programmable Read Only Memory) 이다. EEPROM은전기적소거가가능한반면메모리셀이 2개의트랜지스터로이루어져셀면적을축소시켜집적도를높이는데에는한계가있었다. 반도체비휘발성기억소자인 EPROM과 EEPROM의기술을기초로하면서두소자의장점을조합하여개발된 flash EEPROM은전기적으로데이터의소거 (erase) 와프로그램 (program) 이가능한비휘발성기억소자이다. 다시말하면, flash EEPROM의개념은한개의트랜지스터로셀을구성하면서전기적소거를가능하게했다는점이다. 반도체설계환경이갈수록저전력, 저전압으로동작하는소자를요구함에따라, 고밀도 flash EEPROM에있어서도사람들은그에맞는 2

기존의플래시메모리는이런요구를만족시키기에는많은기술적문제를가지고있다. 세계반도체유력기업들과학계의협의를거쳐서정한국제반도체기술로드맵 (ITRS) 에따르면 65 nm 이하선폭이사용될 27년경기존플래시메모리는기술적한계를맞을것으로예상하고있다.

2 새로운대안적소자를찾고있다. 고밀도, 빠른프로그램시간, 긴정보유지시간및높은내구성을가지는차세대 flash EEPROM은비휘발성 RAM(random access memory), 반도체하드디스크, 신경회로망같은새로운제품들을만들어낼잠재력을가지고있다. 현재 NOR형플래시메모리는저장용량이 256Mb에머물러있는데반해 NAND형은이보다 16배나큰 4Gb 제품이이미개발된상태이다. 2. SONOS Flash 메모리기술동향차세대스마트폰, 부팅속도가빠른 PC 혹은휴대형기기에사용될메모리는정보저장이비휘발성이어야하며, 가격이저렴하고, 저소비전력을만족하며고집적화가용이해야한다. 기존의플래시메모리는이런요구를만족시키기에는많은기술적문제를가지고있다. 세계반도체유력기업들과학계의협의를거쳐서정한국제반도체기술로드맵 (ITRS) 에따르면 65 nm 이하선폭이사용될 27년경기존플래시메모리는기술적한계를맞을것으로예상하고있다. 기존의부유게이트 (Floating Gate) 를사용하는 flash 메모리에서는소자의기억수명도를보장하기위해상대적으로두꺼운터널산화막이적용되어진다. 또한이러한두꺼운산화막은산화막증착을위한공정을용이하게하고, 이러한장점이현재의부유게이트 flash 메모리의상용화를가능케하였다. [1] 그러나소자의 Scaling-down에의해터널산화막의두께도얇아져야하며이러한경향은터널산화막을통해저장된전하의누설에의해소자신뢰성에문제를일으키게된다. [2] 이러한문제를해결하기위해많은새로운개념의메모리소자들의연구개발이활발히진행되고있는데, 그중현재고립된나노크기의메모리노드를이용한나노양자점 [3] 이나 SONOS (Silicon-Oxide-Nitride-Oxide-Silicon) [4] 구조를이용한반도체소자가최근가장각광을받고있으며, 특히종래의다결정실리콘을사용한부유게이트대신실리콘질화막내의트랩에주입또는트랩으로부터이완되는메커니즘을이용하는전하트랩형소자인 SONOS 메모리가가장실용적인기술로평가되어광범위한연구가이루어지고있다. [5-7] SONOS 구조를사용할경우종래의 1나노미터의다결정실리콘대신에 1 나노미터이하의 ONO를사용함으로써높이를줄일수있고, 2나노미터이하의터널산화막이사용되기때문에플래시소자크기를크게줄일수있으므로고집적화에유리할뿐아니라작동전압도크게줄일수있게된다. 특히 cell의구조가부유게이트의부재로인하여로직 CMOS 소자와흡사하고로직혼재반도체칩에적용하기가비교적쉬우므로시스템온칩 (SOC) 에유망한비휘발성메모리라고할수있다. 또공정이매우단순하여제조원가가낮고, 기존 CMOS 라인을그대로사용할수있어가격경쟁력의장점을가진다. 본기고문에서는 Flash 메모리의기술적한계가예견되는 5 nm 이하에서의 SONOS 구조의적용가능성에대해논하고자한다. 본론 1. SONOS 메모리셀제작그림 1은 SONOS 메모리소자의제작순서를간략화한것이다. 메모리소자는 Photolithography와 e-beam lithography를사용해서 SOI Wafer에제작되었다. e-beam lithography와산화막 hard mask를사용하여 1~3 nm폭의채널을형성한후, ONO (2 nm/7 nm/9 nm) 를형성하였다. Tunnel 산화막은열산화방식으로형성하였으며, LPCVD 증착방법으로 SiN과 blocking 절연막을연속적층증착하였다. 적용된막의두께는기억수명과누설전류에치명적이므로, 두께의최적화는매우중요한설계요소이다. [8] 그림 2는 ONO 적층막의단면도와 The Auger sputter profile를보여준다. Auger spectrum으로부터 SiO2/SiN과 SiN/SiO2 계면에서의 intermixing 정도를알기는어려우나, 메모리동작을일으키는트랩은 SiN박막과계면에존재하는것으로추측되어진다. 트랩의특성 ( 에너지와포획단면적 ) 과위치는모두메모리의쓰기, 지우기및수명도특성에대한전압 / 시간의존성에 ONO 그림 1. Mixed lithograph를이용한 SONOS memory 소자의제작순서. 1 8 Si N O Sputter Time [sec.] 그림 2. ONO 적층막 (2 nm / 7 nm / 9 nm) 의 TEM 사진과 sputtering 시간따른 Auger profiles. Relative ACP(%) 3

그림 3. 제작된최소선폭의 SONOS 단위소자의 SEM 사진. 매우중요한요소들이다. ONO 박막의적층이후 n+ poly-si과 oxide mask를증착한후, e-beam lithography기술을이용하여 1~4폭의게이트를형성하였다. 이후 implantation방식을이용하여소스와드레인의 LDD접합을형성하고금속배선을형성하였다.

3 그림 3. 제작된최소선폭의 SONOS 단위소자의 SEM 사진. 매우중요한요소들이다. ONO 박막의적층이후 n+ poly-si과 oxide mask를증착한후, e-beam lithography기술을이용하여 1~4폭의게이트를형성하였다. 이후 implantation방식을이용하여소스와드레인의 LDD접합을형성하고금속배선을형성하였다. 그림 3은제작된최소선폭을가지는메모리단위소자의 SEM 사진을보여준다. 결과및고찰그림 4는 ~46 nm 게이트길이 SONOS 셀의프로그래밍전압에따른프로그램, 소거특성을보여준다. 프로그램과소거모드가 Fowler-Nordheim이나전계에의한터널링에의해일어 나므로높은인가전압은터널장벽의감소에의한터널링의확률을높인다. 이것은그림 4에서보여주는것처럼인가전압의증가에따른프로그램 / 소거시간의감소로나타난다. 가장큰문턱전압이동은 ~2.4 V이다. 이것은전하의중심위치에따라트랩된전하밀도가 4.1~ /cm -2 이라는것을의미한다. 가장작은셀 (33 nm 46 nm) 경우, ~76개의전자가 1% 의 error margin 내에서트랩되었음을의미한다. 문턱전압이동이거의 2.4 V에서더이상증가하지않으므로질화막내의트랩밀도가실제로더크지않으며, 인가전압에따른전하가저장될수있는트랩의수는한정되어있다고해석할수가있다. 또한프로그램 / 소거특성의차이는터널산화막을통한전하의주입과이완의물리적메커니즘차이에기인함을알수있다. 2 V T =.5 V, E c =.95 ev V T = 1 V, E c =.951 ev V T = 1.5, E c = ev log t (s) A (a) 1 / Write Voltage (1/V) 1 B log t (s) V T =.5 V, E c = 2.15 ev V T = 1 V, E c = ev V T = 1.5 V, E c = ev (b) 1/Erase Voltage (1/V) 그림 4. 인가전압에따른 SONOS 메모리소자의프로그램 / 소거특성 ( 게이트 W/L = 33/46 nm). 그림 5. 프로그램 / 소거동작의특성에너지추출을위한인가전압에따른프로그램 / 소거시간 (W/L = 33/46 nm). 4

4 그림 6. 여러게이트폭 / 길이를가진 SONOS 메모리소자의 Memory window 특성. Threshold Voltage (V) Write Erase (b) Retention Time (s) 그림 C에서의프로그램 / 소거기억유지특성 (a) 게이트 W/L = 75 nm/1 nm, 프로그램 : 1 V/1 ms, 소거 : -1 V/1 ms (b) 게이트 W/L = 33 nm/46 nm, 프로그램 : 12 V/1 ms, 소거 : -1 V/1 ms. B 그림 5는인가전압과프로그램 / 소거시간의상관관계를보여준다. 그림 5로부터프로그램 / 소거전압에따른문턱전압이동을얻기위한특성에너지가추출되었으며, 프로그램 / 소거의경우각각 ~1 ev와 ev의에너지를갖는다. 이것은프로그램이소거보다더효율적이라는것을나타내며, 그차이는터널장벽높이의차이에기인한다. 그림 6은소자크기에따른메모리 window의변화를보여주고있는데, 충분히높은트랩밀도를가지는메모리소자의경우소자크기에영향을받지않고거의일정한메모리 window(~2,4v) 를가지는것을알수있다. 메모리소자크기에따른프로그램 / 소거기억유지특성을 12 V/1 ms, 1 V/1 ms로전압인가조건하에서특성을조사하였고그림 7에서서로비교되었다. 메모리 window의경우와달리기억유지특성은소자의게이트폭 / 길이가 75 nm/1 nm에서 33 nm/46 nm로축소됨에따라현저하게저하되는것을볼수있다. 같은두께의 ONO구조를가지는 75 nm 1 nm 소자의경우기억유지특성이대체로우수하지만, 33 nm x 46 nm로소자크기가작아짐에따라특성은현저히저하됨을알수있다. 이러한게이트길이의감소에따른기억유지특성의저하는 reactive ion etching에의한게이트형성이나 implantation에의한 doping공정에의해서야기된공정 damage 때문이라고추측되어진다. 그러한 damage를가진작은게이트길이의소자가더쉽게전하유지특성을감소시키는누설경로를제공할수있기때문이다. 그림 8은 33 nm/46 nm gate 5

5 .4.35 I D (µa).3.25 그림 C에서의프로그램 / 소거 Endurance 특성 ( 게이트 W/L = 33 nm/46 nm, 프로그램 : 12 V/1 ms, 소거 : -1 V/1 ms)..2 1 (a) Time (sec).4 폭과길이를가진소자의 endurance특성을보여준다. 프로그램 / 소거는 12 V/1 ms, -1 V/1 ms의인가조건하에서각각실시하였고플래시메모리에서요구하는 회까지 memory window narrowing이보이지않음을알수있다. 제작되어진가장작은메모리소자에서 2.4V의문턱전압이동이나타나기위해서 ~75개의전자가채널을통하여트랩에저장되어지는데, 이러한채널과트랩사이의전자의이동은그림 9에서보이는것처럼채널전류의 time domain 측정을통해관찰되어질수가있다. 이러한전류의측정은작은게이트폭을가진소자에서만관찰되어질수있는현상이다. 그림에서보이는두개혹은다수의전류레벨은채널에있는전자와계면이나질화막내에트랩된전자사이의상호반응에의하여나타나는현상으로해석할수가있다. 트랩된전자에의한채널전자수와전자의 mobility 감소가소자전류의감소로나타나고, 그반대의경우는채널전류의증가로나타난다. 이러한특성들의깊이있는분석을통해서트랩의특성이나에너지등이도출될수가있으므로, 향후 SONOS 메모리의동작과관련된전하의주입및이완되는물리적메커니즘을규명하는데큰기여를할것으로기대된다. 결론 Photo와 e-beam을사용한 Mixed lithography공정을사용하여여러가지게이트길이 / 폭을가진 SONOS 메모리소자를제작하고 Scaling에따른소자특성을비교조사하였다. 제작된가장작은게이트폭 / 길이 (33 nm/46 nm) 를가진나노메모리소자에서도 ~2.4V의문턱전압이동을보이는프로그램특성을나타내었으며 회프로그램 / 소거이후에도거의터널산화막의열화가없는 endurance 특성을보였다. 프로그램 / 소거시의인가전압과시간과의상관관계로부터트랩으로의전하의주입과이완에필요한특성에너지를추출하였으며, 이로부터상이한물리적메커니즘이적용되고있음을밝혔다. 가장작은게이트길이 / 폭을가진소자에서기억유지특성의현저한저하가관찰되었으며이에대한원인규명을위해공정 I D (µa) (b) Time (sec) 그림 9. Random Telegraph Signal 측정에의한 Time domain 드레인전류 ( 게이트 W/L = 33/46 nm. VG = 1. V, VD =.5 V). 이특성에미치는영향을좀더심도있게분석고찰할필요가있다. 그러나현재까지확보된소자의메모리특성을통해 SONOS 구조의메모리가 5 nm 이하의세대에서플래시메모리로사용가능한경쟁력을가진가장강력한차세대메모리후보중의하나가될수있음을보였다. 참고문헌 [1] M.H. White et al., IEEE Circuits and Devices Magazine 16(4), 22 (2). [2] The International Technology Roadmap for Semiconductors (ITRS), Table 38a, 38b (21). [3] S. Tiwari et al., Appl. Phys. Lett. 68, 1377 (1996) [4] J. Bu and M. H. White, Solid State Electronics 45, 113 (21). [5] S.Tiwari, Farhan Rana, Kevin Chan, Hussein Hanafi, Wei Chan, and Doug Buchanan, Volatile and Non-Volatile Memories in Silicon with Nano-Crystal Storage, IEDM Tech. Dig., p. 521 (1995). [6] Marvin H. White and Yang Larry, IEEE Transactions on Components, Packing and Manufacturing Technology PART A 2(2), June (1997). [7] Shin-ichi Minami and Kazuaki Ujiie, IEICE Trans. Electron. E77-C(8), Aug. (1994). [8] C. Wann and C. Hu, High endurance ultra-thin tunnel oxide for dynamic memory application, Tech. Dig. of IEDM, p. 867 (1995). 6

알람음을 출력하는 이동통신 단말기에 있어서, 실시간 알람음을 출력하는 음향 출력 수단; 디지털 멀티미디어 방송(DMB: Digital Multimedia Broadcasting, 이하 'DMB'라 칭함) 신호를 수신하면 오디오 형태로 변 환하여 DMB의 음향을 전달하는

알람음을 출력하는 이동통신 단말기에 있어서, 실시간 알람음을 출력하는 음향 출력 수단; 디지털 멀티미디어 방송(DMB: Digital Multimedia Broadcasting, 이하 'DMB'라 칭함) 신호를 수신하면 오디오 형태로 변 환하여 DMB의 음향을 전달하는 (19)대한민국특허청(KR) (12) 공개특허공보(A) (51) Int. Cl. H04N 5/44 (2006.01) H04N 7/08 (2006.01) (11) 공개번호 (43) 공개일자 10-2007-0071942 2007년07월04일 (21) 출원번호 10-2005-0135804 (22) 출원일자 2005년12월30일 심사청구일자 없음 (71) 출원인 주식회사