Journal of the Korea Academia-Industrial cooperation Society Vol. 15, No. 3 pp. 1700-1706, 2014 http://dx.doi.org/10.5762/kais.2014.15.3.1700 ISSN 1975-4701 / eissn 2288-4688 손현식 1, 이민지 1, 박원경 1, 송한정 1* 1 인제대학교나노시스템공학과 Design of a DC-DC Step-Down Converter for LED Backlight of Mobile Devices Hyun-sik Son 1, Min-ji Lee 1, Won-Kyoung Park 1 and Han-Jung Song 1* 1 Department of Nanoscience and Engineering, Inje University 요약본논문에서는휴대기기용 LED 백라이트를위한감압형 DC-DC 변환기를제안한다. 제안하는변환기는 4 MHz의높은주파수에서동작하며, 이것은파워스테이지와컨트롤블록의수동소자의면적감소효과를가진다. 파워스테이지는인덕터와출력커패시터, 파워트랜지스터, 피드백저항으로이루어지며, 컨트롤블록은펄스폭변조기, 오차증폭기, 오실레이터등으로이루어진다. 회로는 0.35 μm 1-poly 4-metal BCD 공정을사용하여설계검증및레이아웃하였다. SPICE 모의실험결과시비율이 0.4 이고, 입력전압이 3.7 V 일때, 1.8 V의출력전압을가지며, 출력전류는 100 ma를가진다. 제안하는회로는기존의 25 50 ma보다큰출력을나타내어고휘도의 LED 센서구동이가능할것으로보이며, 4 MHz의스위칭주파수를사용하여, 변환기의실장면적이종래에비하여 30 % 정도의감소가능할것으로보인다. Abstract In this paper, a step down converter for LED backlight of mobile application has been proposed. The converter which is operated with 4 MHz high switching frequency is capable of reducing mounting area of passive devices consists of a power stage and a control block. Circuit elements of the power stage are inductor, output capacitor, MOS transistors and feedback resistors. The control block consists of pulse width modulator, error amplifier and oscillator etc. Proposed step down converter has been designed and verified using a 0.35 μm 1-poly 4-metal BCD process technology. Simulation results show that the output voltage is 1.8 V in 3.7 V input voltage, output current 100 ma which is larger than 25 50 ma in conventional 500 KHz driven converter when the duty ratio is 0.4 Key Words : BCD process, Integrated circuit, LED backlight, Step-Down DC-DC converter. 1. 서론 스마트폰및태블릿 PC와같은개인휴대전자기기의수요가크게증가되었고보편화되고있다. 또한, 무선인터넷기반의시설들이확충됨에따라이런개인휴대전자기기의수요는점차더증가할것으로예상된다 [1,2]. 휴대기기의기능이다양화되면서, 효율적이면서소형화된전원관리회로의중요성이갈수록증대되고있다. 휴대전자기기의각각의다양한기능들이동작하기위해서 는배터리에의한전원전압하에서다양한동작전압을공급받아야한다 [3,4]. Fig. 1에전원관리회로의적용에대해나타내었다. 일정한배터리의용량으로보다긴시간동안휴대기기의사용시간을얻기위해서는배터리의전압으로부터동작전압으로변환시의손실이적어야한다. 이에맞춰한정된배터리전원을가지고다양한부하변동에능동적으로대처하여배터리전원을효율적으로관리, 공급함으로써배터리수명을연장하는전력반도체회로기술이 본연구는미래창조과학부에서시행한 경남창원과학연구단지육성사업 기초원천 R&D 과제지원사업으로수행되었음. * Corresponding Author : Han-Jung Song(Inje Univ.) Tel: +82-55-320-3873 email: hjsong@inje.ac.kr Received November 15, 2013 Revised January 28, 2014 Accepted March 6, 2014 1700
주요한관심사가되고있다. 회로의동작을알아보면, 먼저스위치가도통일때인덕터 L에전류가축적되고다이오드는차단된다. 이때출력측에서는출력커패시터인 C LOAD 의전하가부하저항 R LOAD 를통하여방전된다. 스위치가차단되면인덕터에축적되어있는전류는다이오드를통하여출력단으로방출된다. 감압형 DC-DC 변환기의입력전압과출력전압의관계는 [Fig. 1] Typical mobile system including the PMIC. 이러한 DC-DC 변환기는구성방식에따라스위치와커패시터를이용한전하펌프방식과인덕터와커패시터로구성된스위치모드방식이있다. 전하펌프방식은큰부하전류를필요로하는경우효율이저하되는단점을가지며, 스위치모드와비교하여낮은효율을가진다 [5]. 이에따라현재는큰부하전류상태에서도더나은효율을가지는스위치모드방식을하나의 IC에집적하기위한많은연구가진행되고있다. 그러나큰사이즈를가진인덕터와커패시터를하나의칩에집적하기는쉽지않다. 이러한문제에대한대안으로인덕터와다이오드, 커패시터를제외한스위치모드방식의컨트롤블록을하나의칩에집적하는연구가활발하게진행되고있다 [6,7]. 본논문에서는 PWM 스위치모드방식의감압형 DC-DC 변환기를설계한다. Vo= D x Vi (1) 로나타내어진다. 여기서 D는 dutio ratio를의미하며파워모스게이트에 high 신호가인가되어 On-state가되는구간을의미한다. D는 0에서 1사이의값을가지기때문에결과적으로입력전압대비낮은출력전압을가지게된다. Fig. 3에제안하는감압형 DC-DC 변환기의블록도를나타내었다. 제안하는회로는 power MOS, 인덕터, 커패시터, 저항으로구성되는파워부분과 PWM신호를생성하는컨트롤러부분으로이루어진다. 또한칩을보호하기위한 UVLO(Under Voltage Lock Out; 저전압보호회로 ), OVP(Over Voltage Protection; 고전압보호회로 ), TSD(Thermal Shut Down; 과열보호회로 ) 등보호회로를내장하였다. 2. 강압형 DC-DC 변환기설계 2.1 Block diagram 감압형 DC-DC 변환기의구조는파워스테이지와스위치의 on/off를담당하게될컨트롤블록으로구성된다. 일반적인감압형 DC-DC 변환기를 Fig. 2에나타내고있다. [Fig. 3] Proposed step down DC-DC converter. Table 1에제안하는감압형 DC-DC 변환기의목표스펙을나타내었다. [Fig. 2] Step down PWM DC-DC converter. 감압형 DC-DC 변환기는입력전압대비출력전압이더낮은형태가되며, 스위치를포함다이오드, 인덕터, 커패시터, 저항으로구성되어있다. [Table 1] Design specifications of the proposed circuit Parameter Typ Units Supply Voltage 3.7 V Output Voltage 1.8 V Switching Frequency 4 MHz Duty Ratio 0.4 - Load Current 100 ma 1701
한국산학기술학회논문지제 15 권제 3 호, 2014 입력은배터리의 3.7 V이며출력전압은 LED를구동하기위해 1.8 V를목표로하였다. 또한소형화를위해스위칭주파수는 4MHz로동작한다. 출력전류는고휘도 LED를위해 100 ma로하였다. 2.2.2 전압레귤레이터 2.2 SPICE 회로설계 2.1.1 기준전압회로 [Fig. 5] LDO circuit schematic SPICE simulation results [Fig. 4] BGR (band gap reference) circuit schematic SPICE simulation results 온도와공급전압의변화에대해서도안정화된전압을제공하기위해밴드갭기준전압회로를사용하였다. 밴드갭기준전압회로의장점은온도의영향을최소화할수있다는것이다. Fig. 4는설계한밴드갭기준전압회로이다. R1과 M1,M2는스타트업회로로레귤레이터의기준전압발생회로가구동하도록해주는역할을한다. 바이폴라트랜지스터 B2의 m값을 8배로하여온도의존성이낮도록설계하였다. Fig. 4 에서입력전압이약 2.4 V 이상이되면출력전압이 1.2 V가출력됨을볼수있다. 전압레귤레이터는칩내부의전원전압 Vdd를제공하기위한회로로서 Fig. 5와같이기준전압회로와오차증폭기, 패스트랜지스터, 저항으로구성된다. 밴드갭기준전압과출력단의피드백전압차는오차증폭기를통해증폭되고증폭된신호는패스트랜지스터게이트신호로사용된다. 이신호를입력으로받아부귀환구조로제어하여온도, 공급전압의변화에도안정한출력전압을출력하여, 칩내부의보호회로나컨트롤블록의전원전압을공급한다. Fig. 5 에나타내었듯이. 입력전압이 2.5 V 이상일때, 출력전압이 2.5 V로안정화되는것을볼수있다. 2.2.3 전압제어발진기 Fig. 6에본논문에서제안하는전압제어발진기의회로도를나타내었다. 링오실레이터를이용하여설계하였으며, 아랫단의 NMOS의게이트에적절한전압을인가하여 4MHz의주파수를가지는파형을만들어내게되어있는구조이다. Fig. 6 에 SPICE 모의실험결과를나타내었다. 1702
[Fig. 7] Ramp signal generator circuit schematic SPICE simulation result 2.2.5 비교기회로 Fig. 8의비교기는 N-type 비교기회로도이며, NMOS 차동입력단을사용하여설계하였다. 비교기출력은피드백받은오차증폭기신호와 ramp파를비교하여파워모스게이트의 PWM(Pulse Width Modulator) 신호로사용된다. [Fig. 6] Voltage controlled oscillator circuit schematic SPICE simulation results 2.2.4 Ramp파발생회로 Fig. 7에나타낸 ramp 파형발생회로가출력전압과비교하여펄스파를형성하도록하는신호를만들어내는회로이다. 회로에서사용된커패시터의용량과커패시터에흐르는전류에따라신호가천천히증가하고, 일정전압이상이되면신호가 0이되어 ramp 신호를만들어낸다. 제안하는감압형 DC-DC 변환기에서는 power stage의두스위치소자가 turn on 되는시비율 (duty ratio) 에따라출력전압이결정되는데이시비율은출력전압과우리가원하는전압의차이를오차증폭기를통해증폭시킨값과인덕터전류를검출한값을비교해서제어한다. [Fig. 8] Comparator circuit. 2.2.6 Error-amp 회로 Fig. 9에오차증폭기회로의회로도와시뮬레이션그림을나타내었다. 본설계에서사용한오차증폭기는일반적으로사용되는 2단구조의오차증폭기이며, 출력단에서부귀환하여얻은전압과기준전압을비교하여그차이만큼증폭기에서증폭시켜전압변동과반대방향으로위상을보상하는기능을한다. 여기에서오차증폭기는출력전압의크기와기준전압의크기를비교하여 PWM의출력을결정할수있도록한다. 기준전압과출력전압을입력으로하여출력이나타나는회로이다. 1703
한국산학기술학회논문지제 15 권제 3 호, 2014 [Fig. 10] Protection circuit UVLO(under voltage lock out) circuit thermal shut down protection circuit 3. SPICE 모의실험결과 [Fig. 9] Error amplifier circuit schematic, SPICE simulation results Fig. 11에제안하는회로의동작타이밍차트를나타내었다. 각블록이동작할때각블록에서어떤신호가나타날것인지미리인지할수있도록한차트이다. 2.2.7 보호회로제안하는감압형 DC-DC 변환기에는저전압, 과전압, 과열에대한보호회로를사용하였다. 저전압보호회로는전원전압이낮을때제어회로의오동작이발생하는것을방지한다. 과전압보호회로는 DC-DC 변환기의출력전압이목표출력전압보다높아짐으로써발생하는부하단의소자파괴를방지하기위하여사용된다. 과열방지회로는높은열로부터칩을보호하기위해사용되었다. Fig. 10에보호회로의회로도를나타내었다. [Fig. 11] Timing chart Fig. 12에제안하는감압형 DC-DC 변환기의출력전압을나타내고있다. Duty는 0.4, 출력전압은 1.8 V가출력되는것을확인할수있었다. [Fig. 12] Simulated output result of the step down DC-DC converter 1704
칩의전체면적은 2.35 mm x 2.35 mm 이며, 설계된부분이외에, 더미블록과다이오드를이용한 ESD 보호회로및각종블록측정을위한테스트회로를삽입하였다. [Fig. 13] Chip layout of the proposed circuit 4. 결론 본논문에서는휴대기기용 LED 센서를위한감압형 DC-DC 변환기를 0.35 μm BCD 공정을이용하여설계검증및레이아웃을진행하였다. 설계된감압형 DC-DC 변환기는시비율이 0.4 일때 3.7 V 입력전압에대해서출력전압이 1.8 V로나왔고, 출력전류는 100 ma로, 기존의 25 50 ma보다큰출력을나타내어고휘도의 LED 센서구동이가능할것으로보인다. 또한, 4 MHz의스위칭주파수를사용하여, 변환기의실장면적을종래에비하여 30 % 정도의면적감소효과를보였다. 제안하는감압형 DC-DC 변환기는소형휴대기기의고휘도 LED 센서에적용이가능할것으로예상된다. References [1] R. Mammano, Switching power supply topology : Voltage mode vs current mode, Texas Instruments Inc., Dallas, Unitrode Design Note DN-62, 1994. [2] M. Corsi, "Current sensing schemes for use in BiCMOS integrated circuit." in Proc. IEEE Bipolar/BiCMOS Circuits and Technology Meeting, pp. 55-57, New York, USA, 1995. DOI: http://dx.doi.org/10.1109/bipol.1995.493865 [3] K.N. Leung and P.K.T.Mok, "Analysis of multi-stage amplifier Frequency compensation", IEEE Trans. Circuits Syst. I, Fundam. Theory Appl., Vol. 48, No. 9, pp. 1041-1056, 2001. DOI: http://dx.doi.org/10.1109/81.948432 [4] Stephane Bidian, Hua Jin, "High Performance predictive Dead-Beat Digital Controller for DC power Supplies", IEEE Transactions on Power Electronics, Vol. 17, No.3, pp. 420-427, 2002. DOI: http://dx.doi.org/10.1109/tpel.2002.1004250 [5] Jeonsin Roh, "High-performance Error Amplifier For Fast Transient DC-DC Converters". IEEE Tran. Circuits and Systems, Vol. 40, No. 11, pp. 591-595, 2005. DOI: http://dx.doi.org/10.1109/tcsii.2005.850521 [6] A. J. Stratakos, S. R. Sanders, R. W. Brodersen, Low voltag/low Power Integrated Circuits and Systems: Low Voltage Mixed Signal Circuits, IEEE press, New York, USA, 1999. [7] Gavriel A, Rincon-mora, pilip E. Allen, "A Low-Voltage, Low Quiescent Current, Low Drop-Out Regulator", IEEE jounal of Solid-stage Circuits, Vol. 33, No. 1, pp. 36-44, 1998. DOI: http://dx.doi.org/10.1109/4.654935 손현식 (Hyun-Sik Son) [ 준회원 ] 반도체회로설계, PMIC 2013 년 2 월 : 인제대학교전자공학과 ( 공학사 ) 2013 년 3 월 ~ 현재 : 인제대학교나노시스템공학과재학중 이민지 (Min-Ji Lee) [ 준회원 ] 반도체회로설계, PMIC 2013 년 2 월 : 인제대학교나노공학부 ( 공학사 ) 2013 년 9 월 ~ 현재 : 인제대학교나노시스템공학과재학중 1705
한국산학기술학회논문지제 15 권제 3 호, 2014 박원경 (Won-Keoung Park) [ 준회원 ] 2012 년 2 월 : 인제대학교나노공학부 ( 공학사 ) 2014 년 2 월 : 인제대학교나노시스템공학과 ( 공학석사 ) 2014 년 1 월 ~ 현재 : 실리콘마이터스주임연구원 LED 드라이버설계, 반도체회로설계, PMIC 송한정 (Han-Jung Song) [ 정회원 ] 1986 년 2 월 : 한양대학교전자공학과 ( 공학사 ) 1988 년 2 월 : 한양대학교전자공학과 ( 공학석사 ) 2000 년 2 월 : 한양대학교전자공학과 ( 공학박사 ) 2004 년 3 월 ~ 현재 : 인제대학교나노공학부정교수 반도체소자신뢰성및회로설계 1706