2014 년 11 월전자공학회논문지제 51 권제 11 호 Journal of The Institute of Electronics and Information Engineers Vol. 51, NO. 11, November 2014 http://dx.doi.org/10.5573/ieie.2014.51.11.101 논문 2014-51-11-13 자동이득제어루프를이용한 CMOS RF 전력검출기 (A CMOS RF Power Detector Using an AGC Loop ) 이동열 *, 김종선 ** * (Dongyeol Lee and Jongsun Kim c ) 요 약 본논문에서는자동이득제어회로를이용한와이드다이나믹레인지 RF root-mean-square (RMS) 전력검출기를소개한다. 제안하는자동이득제어는 voltage gain amplifier (VGA), RMS 변환블록, 이득조절블록으로구성되어있다. VGA 는 db-linear 한이득관계를갖는캐스코드 VGA 를사용하였다. 제안하는 RMS 변환은입력신호전파장의제곱변환을이용하여 RMS 에비례하는 DC 전압을출력한다. 제안하는 RMS 전력검출기는 500MHz 에서 5GHz 에서작동하며검출범위는 0 dbm 에서 70dBm 이상의신호를 4.53 mv/dbm 의비율로검출한다. 제안하는 RMS 전력검출기는 TSMC 65nm 공정을사용하여설계되었으며 1.2V 에서 5mW 의전력소비를갖는다. 칩레이아웃면적은 0.0097mm² 이다. Abstract This paper presents a wide dynamic range radio-frequency (RF) root-mean-square (RMS) power detector using an automatic gain control (AGC) loop. The AGC loop consists of a variable gain amplifier (VGA), RMS conversion block and gain control block. The VGA exploits db-linear gain characteristic of the cascade VGA. The proposed circuit utilizes full-wave squaring and generates a DC voltage proportional to the RMS of an input RF signal. The proposed RMS power detector operates from 500MHz to 5GHz. The detecting input signal range is from 0 dbm to -70 dbm or more with a conversion gain of -4.53 mv/dbm. The proposed RMS power detector is designed in a 65-nm 1.2-V CMOS process, and dissipates a power of 5 mw. The total active area is 0.0097mm². Keywords : RMS power detector, automatic gain control(agc), variable gain amplifier(vga), RF power detector * Ⅰ. 서론 LTE-Adv 와 WiMAX 등의 4G 이동통신시스템에서 학생회원, 홍익대학교대학원전자정보통신공학과 (Department of Electronic and Electrical Engineering, Hongik University) ** 정회원, 홍익대학교전자전기공학부 (Department of Electronic and Electrical Engineering, Hongik University) c Corresponding Author(E-mail: js.kim@hongik.ac.kr ) This work (C0102811) was supported by the Business for Cooperative R&D between Industry, Academy, and Research Institute funded Korea Small and Medium Business Administration. 접수일자 : 2014년07월17일, 수정일자 : 2014년10월19일게재확정 : 2014년10월30일 날로수요가증대되어가고있는마이크로셀 (microcell) 과피코셀 (picocell) 중계기등에쓰이는 RF 아이솔레이터 (isolator) 개발에중요한회로가 RF 전력검출기 (RF power detector) 이다. 전통적으로 RF 전력검출은입력신호를 dbm 단위로인식하여 mv 단위의 DC 전압출력을선형적관계로출력한다. 그림 1은 power amplifier (PA) 보호를위한 RF 전력검출기의한응용을보여주고있다. RF 전력검출에는크게세가지방법이있다. 첫번째방법은다이오드검출기 (Diode detector) 로다이오드를이용하여입력 RF 신호를반파정류후캐패시턴스를연결하여다이오드의캐소드방향에서 DC 전압출력을얻는방식이다. 다이오드검출기는간단한구조 (2499)
102 자동이득제어루프를이용한 CMOS RF 전력검출기이동열외 그림 1. 전통적인송신단전력검출기의어플리케이션 Fig. 1. Typical power detector applications. 와정밀한결과를장점으로하지만전력검출범위가제한적이고낮은전력은측정할수없는단점이있다. 또한출력전압이온도에민감하게반응하는문제도갖고있다. 두번째방법은로그검출기 (Logarithmic detector) 로기본원리는입력신호를여러단의로그스케일증폭기를사용하여증폭시키면서증폭기의각단출력을정류시키고더하여로우패스필터를거치면리플이줄어들어출력이순수한 DC에가까운결과를내도록하는방식이다. 로그검출기는넓은동작범위와일정한기울기를가지는장점과다이오드검출기와는다르게온도변화에대하여도강한특성을보이지만, 입력신호의 PAR (Peak-to-average ratio) 에영향을받는단점이있다. 세번째방법은 RMS (Root-mean-square) 검출기 [1] 로 db 단위의입력신호전력을 RMS 변환하여 DC 전압을출력하는방식이다. RMS 검출기는입력신호의 PAR에도무관한전력측정을할수있는것이장점이며로그검출기와마찬가지로넓은동작범위와온도에강한특성을보인다. 본논문에서는그림 2의 RMS 변환개념도에보인바와같이 RMS 변환방법을사용한 RF detector 를설계하였으며, 자동이득제어회로를이용한넓은다이나믹레인지특성의 RF RMS 전력검출기를제안하며, 종래의 RMS 방식 RF detector가약 20dB의검출범위 를가지던것을 AGC를이용한입력전력의보정으로높은선형성을유지하면서도검출가능한전력범위를 70dB 이상으로확장하는 RF detector를제안한다. 제안하는 RF 전력검출기는자동이득제어의제어전압을전력검출결과로출력하며전력검출기의주파수동작범위는무선랜 (wireless local area network: WLAN) 의주파수대역 2.4-5 GHz를포함한다. Ⅱ장에서는제안하는전력검출기의구조와자동이득제어설계의세부내용을설명하고, Ⅲ장에서는실험결과에대해다루며, Ⅳ장에서결론을맺는다. Ⅱ. 제안하는 RF 전력검출기의구조그림 3은본논문에서제안하는 RF 전력검출기의전체구성을보여준다. 본논문의 RF 전력검출기는 VGA (voltage gain amplifier), RMS (root-meansquare) 변환부, 이득제어부 (gain control block) 로구성되어있다. 제안하는전력검출기는 RMS 방식의변환으로전력을검출하지만, 입력신호가바로전력검출의대상이되지않고 VGA에의한이득제어를받기때문에 VGA가이득을제어하는범위만큼전력검출가능범위가확장되어보다더넓은영역에대한정밀한검출을가능하게하였다. 자동이득제어는 VGA의제어신호에대한이득이 db-linear한비례관계를보이는차동형태의캐스코드 (cascode) VGA를사용하였다 [2]. VGA의구조는그림 4 와같다. VGA는 4단을직렬로사용하여충분한이득범위를가지도록증폭하여약 100dB 이상의이득범위를얻었다. 그림 5는제어전압 Vset에대한 VGA의이득특성 그림 2. RMS 변환개념도 Fig. 2. Concept diagram of the RMS conversion. 그림 3. 제안하는 RF RMS 전력검출기의전체블록도 Fig. 3. Overall block diagram of the proposed RF RMS power detector. (2500)
2014년 11월 전자공학회 논문지 제 51 권 제 11 호 Journal of The Institute of Electronics and Information Engineers Vol. 51, NO. 11, November 2014 그림 7. Fig. 7. 103 차지 펌프의 구조 Charge pump architecture. 호의 제곱 변환을 기준으로 변환이전에 증폭기와 변환 그림 4. Fig. 4. 이후 로우 패스 필터 (low pass filter)를 사용하여 VGA (voltage gain amplifier)의 구조 VGA (voltage gain amplifier) architecture. RMS 변환 된 DC 전압을 출력한다[4]. RMS 변환된 DC 전압은 이득 제어부에서 기준 전압과의 비교를 통해 VGA의 제어 전압을 네거티브 피드백 방식으로 조정한 다. 피드백에 의한 결과로 최종적으로는 RMS 변환 전 압과 기준 전압이 같아진다. 그림 6과 그림 7은 각각 이 득 제어부의 에러 앰프와 차지 펌프의 구조를 나타내고 있다. Ⅲ. 실 험 결 과 제안하는 RF 전력 검출기는 TSMC 65nm CMOS 공 그림 5. Fig. 5. 정으로 설계 되었고 Vout 출력 단에는 1pF의 로드 캐 VGA의 이득 특성 실험 Simulated VGA Gain. 패시턴스를 연결하여 시뮬레이션 하였다. 그림 8은 칩 레이아웃을 나타내며 면적은 0.0097mm²이다. 그림 9는 RMS 변환에 사용한 전압 제곱의 과정이다. 그림 6. Fig. 6. 에러 앰프의 구조 Error amplifier architecture. 그래프를 보여준다. 4 스테이지로 케스코드 연결된 4단 VGA를 사용하여 약 100dB 이상의 이득 범위를 갖는다. 그림 3에 보여진 본 논문의 RMS 변환 블록은 그림 그림 8. Fig. 8. 2에서 좀 더 자세히 설명하고 있다. 기존의 RMS 변환 은 신호의 정류를 이용하여 변환하지만[3], 본 논문은 신 (2501) 제안하는 RF 전력 검출기의 칩 레이아웃 Chip layout of the proposed RF power detector.
104 그림 9. Fig. 9. 자동 이득제어 루프를 이용한 CMOS RF 전력 검출기 이동열 외 전압 제곱 시뮬레이션 과정 Simulated voltage squaring process. 그림 10. 자동 이득 제어 시뮬레이션 과정 Fig. 10. Simulation results of the AGC process. 변환 이전 주기가 0.2ns인 신호들은 전압 제곱기의 결 과로 0.1ns의 주기를 갖는 것을 확인할 수 있다. 그림 10은 자동 이득 제어의 결과를 보여준다. Vrms 와 Vref는 에러 앰프의 입력으로 비교되어 Verr를 만든 다. RMS 변환 전압이 기준 전압보다 크다면 에러 앰프 는 High를 출력하고 낮다면 Low를 출력한다. 자동 이 득 제어는 Verr가 네거티브 피드백을 통하여 제어 전압 을 조정하고 조정된 제어 전압에 의하여 VGA의 이득 이 변하여 RMS 변환값을 기준 전압과 같아지도록 동 작 한다. 그림 11 (a)는 1GHz의 주파수에서 여러 전력의 입력 신호에 대하여 시간에 따른 자동 이득 제어 과정을 보 그림 11. (a) 시간 변화에 따른 Vrms 변화 (b) 주파수 변 화에 따른 Vrms 결과 (c) 주파수 변화에 따른 출력 전압의 에러 (d) 최종 출력 전압 Fig. 11. (a) Transient simulation of the Vrms in input power variation. (b) Vrms versus input power in the frequency variation. (c) Errors in decibels versus input power. (d) Output voltage versus input power. 여 준다. RMS 변환 전압이 기준 전압에 가장 가까운 100dBm부터 0dBm까지 순차적으로 RMS 변환 결과 가 모두 일정한 값으로 수렴하는 것으로 자동 이득 제 어를 확인할 수 있다. 그림 11 (b)는 일정한 값으로 수 렴하는 결과를 주파수를 변화시켜 시뮬레이션 한 결과 이다. 그림 11 (c)는 출력 전압에 대한 에러를 나타낸다. (2502)
2014 년 11 월전자공학회논문지제 51 권제 11 호 105 Journal of The Institute of Electronics and Information Engineers Vol. 51, NO. 11, November 2014 표 1. 성능비교표 Table 1. Performance comparison table. [1] [2] [3] This work Process 0.13μ TSMC TSMC 0.35μ 0.35μ 65n Supply [V] 1.2 3.3 3.3 1.2 Conversion gain [mv/db] 5.5 60 50 4.53 Dynamic range [db] 20 20 >30 >70 Minimum detectable -25-70 -35-20 signal [dbm] @2.4G @5G Operating frequency 0.125- range [GHz] 8.5 2.4 0.9-2.4 0.5-5 Static power consumption [mw] 0.18 10 8.6 5 Active area [mm²] 0.0126 0.0135 0.031 0.0097 ±0.5 db이내의에러를갖는검출범위가적어도 70dBm 이상으로 ±0.1 db의매우정밀한결과도 60 dbm 이상으로넓은영역에서정밀하게동작하고있음을확인할수있다. 그림 11 (d) 는 RMS 전력검출기의최종출력결과이다. 표1은종래논문들과본논문의특성비교표를보여준다. 종래기술대비가장넓은 70dB 이상의다 이나믹레인지를가지는것을볼수있다. Ⅳ. 결론 REFERENCES [1] Y. Zhou and M. Y.-W. Chia, A low-power ultra-wideband CMOS true RMS power detector, IEEE Trans. Microw. Theory Tech., vol. 56, no. 5, pp. 1052 1058, May 2008 [2] W. C. Song, C. J. Oh, G. H. Cho, and H. B. Jung, High frequency/high dynamic range CMOS VGA, Electron. Lett., vol. 36, pp. 1096 1098, June 2000. [3] A. Valdes-Garcia, R. Venkatasubramanian, R. Srinivasan, J. Silva-Martinez, and E. Sanchez-Sinencio, A CMOS RF RMS detector for built-in testing of wireless transceivers, in Proc. 23rd IEEE VLSI Test Symp., 2005, pp. 245 249 [4] R. Hidayat, K. Dejhan, P. Moungnoul, and Y. Miyanaga, OTA-based high frequency CMOS multiplier and squaring circuit, in Proc. Int. Symp. Intell. Signal Process. Commun. Syst., 2008, pp. 1 4. [5] S. Sakphrom and A. Thanachayanont, A low-power CMOS RF power detector, in Electronics, Circuits and Systems (ICECS), 2012 19th IEEE International Conference on, 2012, pp. 177 180 [6] A. Valdes-Garcia, R. Venkatasubramanian, J. Silva-Martinez, and E. Sánchez-Sinencio, A broadband CMOS amplitude detector for on-chip RF measurements, IEEE Trans. Instrum. Meas., vol. 57, no. 7, pp. 1470 1477, Jul. 2008. 본논문에서는자동이득제어회로를이용한 70 dbm 와이드다이나믹레인지 0.5-5GHz RF RMS 전력검출기를설계하였다. 제안하는전력검출은전압제곱기를이용한 RMS 변환을사용하였으며 RMS 변환에의한검출이전에신호의이득을제어전압으로조절하여전력검출가능범위를크게늘렸다. RF 전력검출기가동작하는주파수범위는 500MHz에서 5GHz이며, 전력검출은 0dBm에서적어도 70dBm 이상을 4.53 mv/dbm의비율로검출한다. 제안하는전력검출기는 65nm CMOS 공정으로설계되어 1.2V 에서약 5mW의전력을소모하였다. 칩레이아웃면적은 0.0097mm² 이다 (2503)
106 자동이득제어루프를이용한 CMOS RF 전력검출기이동열외 이동열 ( 학생회원 ) 2014 년홍익대학교전자전기공학부학사졸업. 2014 년 ~ 현재홍익대학교전자정보통신공학과석사과정 < 주관심분야 : Integrated Circuit Design, High Speed Interface, DLL, Clocking Circuits> 저자소개 김종선 ( 정회원 )- 교신저자 1992 년한양대학교전자공학과학사졸업. 1994 년포항공과대학교전자전기공학과석사졸업. 2006 년 University of California, Los Angeles (UCLA) 전기공학과박사졸업. 1994 년 ~2008 년삼성전자메모리사업부 DRAM 설계팀책임연구원 2008 년 ~ 현재홍익대학교전자전기공학부부교수 < 주관심분야 : Analog and Mixed-Mode IC design, High Speed Interface, RF Interconnect, Signaling and Clocking Circuits, Power Management IC Design, Low-Power Memory Design> (2504)