Package Process및 Package유형 과정개요 및 소개 1. Package 개요 2. Package Process flow chart 3. Package 주요공정 설명 3.1 Saw 3.2 Die Bond 3.3 Wire Bond 3.4 Mold 3.5 Solder plating 3.6 Trim and Form 4. Package Trend 5. Package 용어 6. Package Reliability test
1. Package 개요 앞 공정에서(Wafer Fab) 반도체 제품의 고유기능을 여러공정을 거쳐 여러개의 반도체 소자(Chip)을 탑제시킨 Wafer는 그자체로 제품으로서 고객에 판매하여 사용할수없는 반제품 상태로 미세하게 가공된 회로들과 회로로부터 필요한 정보를 입출력하는 bond pad 가 완전히 노출되어 외부환경(습기,산화,충격,)에 전혀 보호받을수 없으며 반도체 제품을 사용하는 고객이 그사용 목적에 따라 쉽게 사용할수없는 구조로 되어있기 때문에 이러한 문제를 해결하기위하여 여러개 반도체 소자로 구성된 웨이퍼를 개별 반도체 소자로 분리시켜 외부환경 에 충분히 견딜수있고 반도체 제품을 사용하는 고객이 그사용 목적에 따라 보다쉽게 사용할수있도록 반도체 소자를 조립,밀봉,하는것이 Package임. 2. Package Process flow chart Emc Wafer Mold Lead frame Foil mount Saw lead frame with tape Solder ball Marking Mold bake Epoxy Trim Solder Plating Die bond loc die bond Form Gold wire Epoxy bake Wire bond Ass y Visiual Inspection Ass y Visiual Inspection QC gate : Process : Inspection TEST * Note * Package Visiual Inspection Package Visiual Inspection QC gate : QC gate : Input 1
3. Package 주요공정 설명 3.1 Saw 여러개의 반도체 chip이 내장된 wafer를 다이아몬드 톱날(blade)로 절삭하여 개별 반도체 die로 분리시키는 공정으로 절삭을 위해 접착성 tape(sticky foil) 으로 wafer와 wafer frame을 부착하는 foil mount 공정과 wafer를 절삭하는 saw 공정으로 나누어진다. wafer frame sticky foil wafer blade sticky foil wafer wafer frame chuck table 2
3.2 Die Bond Saw 가 완료된 반도체 die을 epoxy(열경화성수지) 또는 양면 접착성 tape을 사용하여 lead frame에 부착하는 공정으로 die bond 공정과 epoxy bake(epoxy 사용의경우) 공정으로 구성된다. epoxy air collect nozzle lead frame die lead frame die lead frame heat out gas ( Conventional die bond ) ( Conventional lead frame) (LOC lead frame) lead frame press 양면 접착성 tape die ( Lead on chip bond ) heat 3
3.3 Wire Bond Die bond 공정 다음에 이루어지는 공정으로 chip상에 data 입출력 단자로서 open된 Al bond pad와 lead frame의 lead를 Al 또는 Au 세선(25~30μm)을 사용하여 전기적으로 연결하는 공정이다. wire bond 방법으로서는 초음파 열압착방식인 ball bond 방식과 초음파 압착방식인 wedge bond 방식이있다. Au ball wire lead ( Ball bond) lead ( Wedge bond) ( Bonding diagram) 4
3.4 Mold Wire bond 공정 다음에 이루어지는 공정으로 반도체 chip및 wire bond된 상태를 외부환경이나 충격으로 부터 보호하기위하여 경화성 plastic 수지인 epoxy mold compound 수지로 반도체 chip 및 wire를 밀봉하는 mold 공정과 mold후 mold 수지를 경화시키는 bake공정으로 이루어진다. emc wire bond된 lead frame 상부 금형 하부금형 ( Mold sequence) wire emc chip ( Mold 후 package 단면도) 5
3.5 Solder Plating Lead 표면이 대기중으로부터 산화, 부식을 방지하고 전기적 특성과 PCB 기판에 실장시 Solderbility을 향상시키기 위하여 lead frame에 Sn/Pb(85/15) 도금을 실시하는 공정임. 도금방식에는 solder 용액에 package을 dipping하는 dipping법과 전기도금하는 방식이있음. load load pre treatment 오염물제거 washing rinse water remove 산화막제거 fluxing rinse pre heating 도금전 activation부여 soldering plating cooling rinse post cleaning water remove 도금표면에 잔존해있는 산기제거 rinse dry dry unload unload (Solder dipping process) (Solder plating process) 6
3.6 Trim/Form 모든 package 공정이 완료된 lead frame의 strip으로 부터 개개의 device로 분리하여 lead 모양을 규정된 form에따라 만들고 분리시켜 하나의 완전한 반도체로서 구실을 할수있게하는 공정이다. ( SOP package Trim/Form sequence) 7
4. Package Trend 최근 반도체 동향은 산업용,민생용 모든 분야에 있어서 전자기기의 소형화 박형화에따라 사용되는 package도 소형화 박형화가 요구되고있고 또한 system 의 요구와는 별도로 반도체의 전기적 특성 고속화와, 고기능화에 부응하기위하여 package 형태도 소형화, 박형화, 多 pin화로 이행되고있다. M E M O R Y ZIP SOP SOJ Click to add text TSOP 3D PKG UTSOP TAB MCM CSP DIP N O N SIP BGA M E M O R Y PLCC PGA QFP BGA MQUAD POWER- QUAD TQFP TIME?0?0 2000 8
5. Package 용어 No. 용어/약어 정 의 1. DIP * DUAL IN-LINE PACKAGE PIN 삽입형 PKG 로 양쪽측면에 LEAD가 있음. LEAD PITCH 100 MIL (0.25mm), PKG WIDTH 300/400/600 MIL (PIN 삽입 HOLE 의 WIDTH 임), PIN 수는 6-64 P-DIP C-DIP SDIP SK-DIP SIP * PLASTIC DIP MOLD 재료 (봉지재)가 PLASTIC(열 경화성 EPOXY COMPOUND) 인 DIP * CERAMIC DIP 봉지재를 CERAMIC으로 사용한 DIP. LEAD, BODY, CAP 으로 구성되며, GLASS로 봉지 (SEALING). 8-42 PIN. * SHRINK DIP P-DIP 과 동일하나 LEAD PITCH 가 75 MIL (1.778 mm). * SKINNY DIP P-DIP과 동일하나 PKG WIDTH 가 600MIL PKG를 300MIL 로 줄임. * SINGLE IN-LINE PACKAGE LEAD 가 PKG 측면에 일렬로 있어 PCB에 수직 삽입형 PKG. LEAD PITCH 100 MIL. 2-23 PIN. 9
SSIP ZIP (VDIP) * SHRINK SIP LEAD PITCH 가 70 MIL인 SIP * ZIG-ZAG IN-LINE PACKAGE (VETICAL DIP) SIP 와 같이 PKG 측면에 일렬의 LEAD 가 있으나, 양쪽으로 ZIG-ZAG로 FORMING된것. LEAD PITCH 100 MIL. 2. SOP * SMALL OUTLINE PACKAGE PKG 양쪽에 GULL-FORM 의 LEAD 가 있는 표면실장형 PKG. LEAD PITCH 50 MIL(1.27 mm). 8-44 PIN. SSOP * SHRINK SOP LEAD PITCH 가 1.0/0.8/0.65/0.5 mm 인 SOP 8-80 PIN. 10
SOJ * SMALL OUTLINE J-LEADED PACKAGE SOP 의 일종으로 LEAD 가 J 자 형태로 FORMING 된 표면실장형 PKG. LEAD PITCH 50 MIL. 20-40 PIN. SOI SVP (VPAK) * SMALL OUTLINE I-LEADED PACKAGE SOP/SOJ 와 동일하나, LEAD 가 I 자 형태로 FORMING 됨. * SURFACE VERTICAL PACKAGE SIP 처럼 LEAD가 PKG 한쪽면에 있으나, 직각으로 FORMING 되어 표면실장을 함. 실장면적이 SOJ 의 1/7, ZIP 의 1/3 임. LEAD PITCH 0.5/0.65 mm. 24-32 PIN. T.I 가 최초 개발하여 VPAK 으로 명칭하고, FIJITSU 가 개발하여 SVP로 명명함. T.I 의 VPAK FUJITSU 의 SVP 11
TSOP * THIN SOP 실장시 높이가 50 MIL 이하, LEAD PITCH 가 50 MIL 이하인 SOP. EIAJ 규격에 PKG의 짧은쪽에 LEAD가 있는것이 TSOP I, 긴쪽에 있는것이 TSOP II 로 명기. TYPE I 은 0.6/0.55/0.5 mm PITCH 로 실장 밀도가 올라가나, SOLDER 불량율 높음. TYPE II는 PITCH 1.27 mm. TSOP II TSSOP UTSOP VSOP USO * THIN SHRINK SOP PKG BODY 의 두께가 1.0 mm 이하, PITCH가 0.65/0.5 mm 인 TSOP. 8-32 PIN. T.I JAPAN 에서 명칭함. * ULTRA THIN SOP PKG BODY 두께가 0.65 mm 이하인 TSOP. FUJITSU 가 명칭. * VERY SOP SONY, FUJITSU, MITSUBISHI 가 공동개발한 SSOP 의 초기 명칭. * ULTRA SMALL OUTLINE PACKAGE 12
3. FP PFP QFP * FLAT PACKAGE QFP 와 SOP 를 이르는 표면실장 PKG. * PLASTIC FLAT PACKAGE * QUAD FLAT PACKAGE PKG 측면 4방향에 GULL-WING 형태의 LEAD PIN 이있는 PKG. 봉지를 PLASTIC, CERAMIC, METAL 로 하나 일반적으로 PLASTIC 이 대부분임. LEAD PITCH 는 1.0/0.8/0.65/0.5/0.4/0.3 mm 까지 가능하며, 0.65 mm는 232 PIN, 0.5 mm는 304 PIN 까지 있음. EIAJ 규격에는 0.65 mm 까지는 QFP, 0.5 mm 이하는 FINE PITCH QFP 로 명명됨. PKG BODY 두께에 따라 2.0-3.6mm 는 QFP, 1.40mm 는 LQFP 1.0 mm는 TQFP로 구분. PQFP CQFP TQFP MQFP * PLASTIC QFP * CERAMIC QFP * THIN QFP PCB에 실장시 높이가 1.27 mm (50MIL)이하, BODY 두께가 1.0mm 이하인 QFP. LEAD PITCH 는 0.8/0.65/0.6/0.5 mm이며, PIN 수는 44-256. * METRIC QFP JEDEC 규격에 의거한 QFP 분류의 일종. LEAD PITCH 1.0-0.65mm, BODY 두께 3.8-2.0 인 표준 QFP 를 지칭. 13
LQFP QFI QFN QTP (QTCP) * LOW PROFILE QFP BODY 두께가 1.4 mm 인 QFP. * QUAD FLAT I-LEADED PACKAGE LEAD 가 아래쪽으로 수직으로 형성된 QFP (BUTT LEAD)로 MSP (MINI SQUARE PKG)라고 부르기도함. 실장면적이 QFP 보다 적으며, LEAD PITCH 1.27 mm, PIN 수는 18-68. * QUAD FLAT NON-LEADED PACKAGE LCC 로 많이 불리며, QFN은 EIAJ 규격상의 명칭임. PKG 측면에 PAD가 있고 LEAD가 없음. QFP보다 실장밀도가 높고, 실장 높이는 낮음. 봉지재는 CERAMIC 과 PLASTIC 이 있고, LCC로 부르는것은 CERAMIC임. PLASTIC QFN은 GLASS EPOXY 수지 PCB로 LOW COST 실현. PITCH 1.27/0.65/0.5 mm. * QUAD TAPE CARRIER PACKAGE TAB 기술을 이용한 TCP 의 일종으로 4 방향 으로 LEAD 가 있음. QTP 는 EIAJ 규격상의 명칭임. MQUAD * METAL QUAD Al BASE 와 CAP 을 GLASS 로 SEALING 한 QFP 의 일종임. 자연공냉으로 2.5-2.8 W 열방출 가능한 미국의 OLIN 社 제품. 14
BQFP * QFP WITH BUMPER QFP 의 4 모서리에 BUMPER 를 만들어 작업중이나 운송시의 LEAD BENT 를 방지. PITCH는 25 MIL (0.635 mm) PIN 수 84-196. FQFP GQFP HQFP PQ QFJ * FINE PITCH QFP PITCH 가 0.5 mm 이하인 QFP * QFP WITH GUARD RING LEAD PIN 끝 부분에 수지로 보호 RING 을 만들어 LEAD BENT 를 방지한 QFP. 실장 전에 RING 을 잘라 내고 LEAD를 GULL-FORM 하여 PCB에 탑재. MOTOROLA 에서 개발 상용화. PITCH 0.5 mm, PIN수 256/208. * QFP WITH HEAT SINK QFP 에 HEAT SINK 를 부착한 제품의 총칭. * POWER QUAD QFP 의 일종으로 열방출 향상을 위해 BODY 에 HEAT SINK 를 위 또는 아래에 부착시킨 PKG * QUAD FLAT J-LEADED EIAJ 규격의 PLCC를 지칭한 용어. 15
4. LCC * LEADELESS CHIP CARRIER CERAMIC SUBSTRATE 측면에 실장용 PAD 가 있고 LEAD 가 없는 표면실장형 PKG. CERAMIC QFN 또는 QFN-C 로 부르기도함. PLCC * PLASTIC LEADED CHIP CARRIER PLASTIC QFJ 또는 PLASTIC LCC 로 불리기도함. PITCH 1.27 mm, PIN 수 84 PIN 이하에 사용. CLCC * CERAMIC LEADLED CHIP CARRIER CERAMIC QFJ 또는 QFJ-G 로 부르기도함. PKG 측면 사방에 J-FORM 의 LEAD 있음. PITCH 1.27 mm. J-LCC PCLP * J-LEADED CHIP CARRIER BULL-EYES-CAP 이 부착된 CERAMIC QFJ. * PRINTED CIRCUIT BOARD LEADLESS PACKAGE FUJITSU 의 PLASTIC QFN 의 별칭. PITCH 0.5/0.4 mm. 16
5. CSP FC COB COG LOC * CHIP SCALE PACKAGE 실장 면적이 CHIP 면적의 120% 이하인 PKG의 총칭으로 COG, BLP, u-spring 등이 있음. * FLIP CHIP BARE CHIP 실장 기술의 일종으로 BOND PAD 에 BUMP 를 형성, PCB 에 접착 시키는 방법으로 실장면적과 높이가 가장 적은 PKG 형태임. * CHIP ON BOARD BARE CHIP 실장의 일종으로, PCB 위에 CHIP을 직접 접착하여 WIRE BOND 후 수지로 밀봉하는 PACKAGING 방법. * CHIP ON GLASS FLIP CHIP과 유사한 형태이나, SUBSTRATE 가 GLASS 인 차이가 있으며 LCD에 주로 적용됨. * LEAD ON CHIP CHIP의 윗면에 L/F의 INNER LEAD 가 있는 PKG 구조를 지칭하며, COL 과 반대 개념으로 PKG 외형 면적 감소와 ACCESS TIME 단축을 위한 PKG 방법. COL BLP u-spring KGD * CHIP ON LEAD * BOTTOM LEADED PACKAGE MICRO SPRING KNOWN GOOD DIE 17
6. PGA * PIN GRID ARRAY PKG 밑면에 수직의 LEAD PIN이 배열되어있는 PIN 삽입형 PKG. SUBSTRATE 재료는 MULTI-LAYER CERAMIC을 일반적으로 사용. PITCH 2.54/1.27 mm, PIN 수 64-447. * PAD GRID ARRAY 삽입형 PGA 의 PIN 대신 표면실장을 위한 PAD 가 있는 PKG. PPGA CPGA LGA * PLASTIC PGA SUBSTRATE 재료로 PCB 를 사용하고, EPOXY 로 CHIP 을 SEALING 한 LOW COST PGA. * CERAMIC PGA * LAND GRID ARRAY (PAD GRID ARRAY) PIGGY BACK * SOCKET 이 부착된 CERAMIC 혹은 PLASTIC PKG 로 DIP, QFP, QFN 의 형태를 갖음. 18
7. BGA SBGA PBGA CBGA MBGA * BALL GRID ARRAY PCB 기판의 밑면에 SOLDER BALL ARRAY 를 갖는 표면실장형 PKG. 윗면에는 CHIP 을 부착 시키고, MOLD 수지로 SEALING. 200 PIN 이상의 PKG에 사용하며, QFP 보다 실장면적이 작고 LEAD 불량이 적으나 200 PIN 이하에는 QFP 보다 제조원가가 높음. 500 PIN 까지 가능하여 향후 HI-PIN PKG 를 끌고 나갈것으로 전망됨. 다른 명칭으로는 * PAD ARRAY CARRIER (PAC) * GLOBE TOP PAC (GPAC) * OVER MOLDED PAD ARRAY CARRIER (OMPAC) * SUPER BGA ANAM 에서 개발된 HI-SPEED, HI-POWER PERFO- -MANCE 용으로 COPPER HEATSINK 를 CHIP에 직접 부착시킨 BGA 로서 실장면적과 무게를 비약적으로 감소 시켰음. * PLASTIC BGA LOW COST 를 위해 봉지재와 SUBSTRATE 를 EPOXY 수지로 사용. * CERAMIC BGA * METAL BGA OLIN에서 개발한 BGA로, ANODIZED ALUMINIUM SUBSTRATE 에 THIN FILM CIRCUIT 을 사용하여 열적/전기적 특성을 강화시키고 경량/박형을 구현하기위한 BGA. 19
u-bga TBGA mbga C2 BGA LBGA * MICRO BGA TESERA 에서 개발한 CHIP-SIZED PKG 로 실장밀도, HI I/O, 및 열적/전기적 특성을 강화 시킨 BGA. * TAPE BGA TAB 을 이용하여 BGA 에 접목시킨 PKG. * MINI BGA FLIP CHIP 기술을 응용하여 SOLDER BALL DIAMETER 를 최소 10 MIL, PITCH 20 MIL 까지 줄인 SANDIA NATIONAL LABORATORIES의 BGA로 MCM 에 사용될 전망임. * CONDUCTION COOLED BGA SGS THOMSON 에서 실장 높이, 열방출, 접착 신뢰성 증대를 위해 개발한 PKG. 윗면의 COPPER HEAT SLUG 로 5 WATT 까지 열방출이 가능하며, SYSTEM BOARD 의 COPPER PLANE 을 통해서도 열방출이 가능. * LEADFRAME BGA HITACHI 에서 개발한,L/F 을 사용해 SUBSTRATE 재료를 줄이므로서 LOW COST 를 구현하고자한 PKG. 20
8. MCM * MULTI CHIP MODULE 복수의 CHIP을 1개로 만든 PKG. SUBSTRATE 재질에 따라 MCM-L (EPOXY 수지 다층기판),MCM-C (후막 다층 배선 기판 GLASS CERAMIC), MCM-D (박막 다층기판 질화 ALUMINIUM)으로 구분. MCM-L 은 LOW COST 지향, MCM-C는 후막 HIC와 유사하며, MCM-D 는 배선 밀도가 높으나 COST 가 높음. TAB TCP * TAPE AUTOMATED BONDING BARE CHIP 실장기술의 이종으로, 절연 FILM 에 LEAD 배선을 형성시켜 CHIP 을 접착 시키는 실장 기술. * TAPE CARRIER PACKAGE TAB 기술을 이용하여 CHIP 을 절연 TAPE에 탑재한 PKG 로 TAB 으로 부르기도함. QFP 보다 FINE PITCH 이며, COB 보다 얇은 PKG 로, 주로 LCD 구동 CHIP 에 적용. PITCH 0.25 mm, 500 PIN 이상까지 가능. LEAD 가 2방향으로 나온 DTCP, 4방향으로 나온것은 QTCP 로 부르기도함. PCB 실장 직전에 LEAD CUT 및 FORM하여 사용. 21
SIMM * SINGLE IN-LINE MEMORY MODULE PCB 위에 다수의 MEMORY CHIP 을 실장하여, SOCKET 에 삽입하여 사용하는 MODULE PITCH 2.54/1.27 mm 22
6. Package reliability test Wear out이 발생하는 최소한의 시간(1000 시간)을 보증하기 위하여 연속 3 Lot 內 良 品 을 가지고 제품의 신뢰성을 검토하는것. 신뢰성 시험항목 1) HTOL(고온 동작시험): 125, Vcc=4.5V, 1000시간 동작시키면서 전기적,열적 Stress를 장시간 인가했을때 내성을 평가함. 2) PCT(증기가압내성시험): 121, 2기압, 100% RH, 1000시간 인가하면서 제품의 내습성을 단시간내 평가함. 3) TC: -65 ~ 150, 1000 Cycle, --주변 온도 변화에따른 제품의 내성평가. 4) THB(고온 고습 시험): 85, 85% RH, Vcc=3.6V, 1000 시간,-- 온도,습도,전기적 Stress를 장시간 인가했을때의 내성평가. 5) HTST(고온방치시험): 150 /175 /200,1000시간. 6) LTOL((저온 동작 시험): -10 /-20,Vcc=4.5V.1000시간. 7) LTST(저온 방치 시험): -55 /-65, 1000시간. 8) TS: -65 ~ 150,300 Cycle(Liquid type) 9) ESD(Electro static discharge): 정전기 stress에대한 내성평가. 10) Latch up: In/out 단자에 과도 전류 또는 전압을 인가하여 제품의 내성평가. 11) SER(Soft error rate): Alpha particle에 대한 내성평가 -- 강제가속과 자연가속이있음. 23