6 특집 : 차세대디스플레이모듈및 3 차원실장을위한마이크로전자패키징기술 전자패키징의플립칩본딩기술과신뢰성 윤정원 김종웅 구자명 하상수 노보인 문원철 문정훈 정승부 Flip-chip Bonding Technology and Reliability of Electronic Packaging Jeong-Won Yoon, Jong-Woong Kim, Ja-Myeong Koo, Sang-Su Ha, Bo-In Noh, Won-Chul Moon, Jeong-Hoon Moon and Seung-Boo Jung 1. 서언 IT (Information Technology) 산업의급속한발전과새로운서비스요구로인해, 최근반도체는무게와크기측면에서기존반도체에비해더욱작고가벼운방향으로진화하고있으며, 다양한데이터의처리및멀티미디어기능을구현하기위해한개의패키지내에복수의소자또는칩을통합시키는새로운방식의반도체패키징기술의수요가증가되고있다. 특히, 크기와무게가작은패키지를요구하는휴대용통신기기및멀티미디어기기시장의급격한증가는고집적의새로운반도체패키지기술의수요가비약적으로증가될것임을보여준다. 전자 정보통신산업이이렇게발전함에따라카메라, 게임기, 전화, PDA (Personal Digital Assistants) 등과같은멀티미디어시스템전자제품들이휴대전화로빠르게융합화되고있다 (Fig. 1참조 ). 이러한전자제품의진화에따라빠른신호처리가가능한고성능반도체칩의개발및칩과칩또는칩과다른주변장치들간의상호신호전달을위한전자패키징 (electronic packaging) 기술의발전또한요구되고있다. 특히, 전자및반도체패키징분야에있어서재료, 부품, 기판및모듈 (module) 의고성능화 (high performance), 고집적화 (high density integration), 다기능화 (multi functionality) 및소형화 (miniaturization) 에대한요구가점차증대되고있다. 기술적인측면에서 90년대중반까지의패키징은칩의물리적인보호와보드와칩간의전기적연결을제공하는것이중요한문제였으나, 최근들어칩의고성능화뿐만아니라다기능화와칩성능의최적화, 발열처리문제등에서패키징의역할이더욱중요해지고있다. 최종시스템에서패키지의역할은 IC 칩들이동작할수있도록파워 (power) 와시그널 (signal) 을전달하며다른시스템과전기적연결이가능하도록채널을공급하여인터패이싱 (interfacing) 이가능하도록하는동시에, 전체시스템을물리적으로보호하여신뢰성을보장하는역할을수행한다. 최근전자제품의성능은칩자체보다는패키징구조에의한신호지연에의해결정되고있으며, 전체신호지연의약 50% 가량을차지하고있다. 따라서패키징기술개발의발전이점차중요한문제로대두되고있으며, 이를개선하기위해서많은연구들이진행되고있다. 본고에서는최신마이크로시스템패키징분야에서주목받고있는플립칩 (Flip-chip) 본딩의기술및종류, 접착제를이용한플립칩본딩, 초음파를이용한플립칩본딩, 플립칩패키지의일렉트로마이그레이션 (electromigration) 현상, 3차원실장 (3 Dimensional Packaging) 기술및금- 주석 (Au-Sn) 솔더를이용한패키징기술에대해서간략히소개하고자한다. 2. 플립칩 (Flip Chip) 패키징기술 칩제조분야에서도칩자체의미세화, 집적화가진행되고있으며, 이와함께패키지분야에서는경박단소화 ( 輕薄短小化 ) 된새로운패키지의실장방법이개발되어왔다 1-5). 부품에있어패키지타입의변화는과거의 QFP (Quad Flat Package), BGA (Ball Grid Array) 로부터 CSP (Chip Scale Package) 및플립칩 (Flip Chip) 패키지의형태로발전해오고있다 1,2). 플립칩기술 Convergence Fig. 1 전자제품의융합화 108 Journal of KWJS, Vol. 25, No. 2, April, 2007
전자패키징의플립칩본딩기술과신뢰성 7 이란다양한재료 (solder bump, conductive polymer film and paste 등 ) 및방법 (deposition, plating, ball, screen printing 등 ) 을이용한접속 (interconnection) 을통하여칩의표면이기판을향하도록하여 (face-down) 칩을기판에실장하는기술이다 1). 기존의와이어본딩 (wire-bonding) 은주변정렬 (peripheral array) 방식으로면정렬 (area array) 방식인플립칩에비해입력 (input)/ 출력 (output) 신호의제약이크다 (Fig. 2 참조 ). 또한플립칩패키지는소자와기판사이의연결을최단거리를이용하여접합하기때문에외부노이즈 (noise), 캐패시턴스 (capacitance) 및인덕턴스 (inductance) 값이기존의패키지에비하여월등히작기때문에고주파소자 (radio-frequency device) 의패키지에적합하다. 플립칩기술은범프의재질과형상및접속방식에따라주로다음의세가지로구분된다. Epoxy Encapsulation Solder bumps Wirebonding Die FC solder bumping Die Au or AI wire - 솔더범프 (Solder bump) 를이용한플립칩본딩기술 - 골드 - 골드 (Au-Au) 범프접속플립칩본딩기술 - 접착제를이용한플립칩본딩기술 범프형성방법은정류기를사용하여금속을석출하는전해도금 (electroplating) 방식과환원제를사용하여금속을석출하는무전해도금 (electroless-plating) 방식이있으며, 사용되는재료에는골드 ( 금, Au) 와솔더등이있다. 골드를이용한범프형성은골드전해도금과골드스터드 (Au stud) 범핑방법 (Fig. 4참조 ) 이있으며, 솔더범프를이용한플립칩본딩방법은대표적으로진공증착 (evaporating), 전해도금법, 스텐실프린팅 (stencil printing) 법, 로보틱볼플레이스 제조방법 특성 적용분야 시장현황 Table 1 전해도금법스터드법 골드범핑 솔더범핑 전해도금법스텐실프린팅법진공증착법 Robotic ball placement - 고밀도접속가능 - 면배열방식을통해고 - 환경친화적재료밀도가능 - 경박단소가능 - 제작기술이복잡 - 기존 SMT 기술과호환 - 고주파및열적특성우수성이떨어짐 - 기존 SMT 기술과호환 - 주로 Film tape 기판사 - 모든패키지방식에적용용가능 PFD 구동회로, 카드형태의응용 (Smart card, RFID-Tag) 휴대기기용디스플레이 골드와솔더범핑의특성비교 모든분야에응용가능 다양한응용분야에사용되므로시장규모가큼 BGA solder ball Polymer substrates Fig. 2 와이어본딩과플립칩본딩의비교 C4 (Controlled Collapse Chip Connection) Solder IC IC Au Sn ACF IC Au SBB(Stud Bump Bonding) USB IC Au Ag Paste (Ultrasonic Bonding) IC Cu/Ni/Au Plating Au Fig. 3 다양한플립칩본딩방법 Fig. 4 골드스터드범프 ; (a) 레벨링 (leveling) 전, (b) 레벨링후 大韓熔接 接合學會誌第 25 卷第 2 號, 2007 年 4 月 109
8 윤정원 김종웅 구자명 하상수 노보인 문원철 문정훈 정승부 먼트 (Robotic ball placement) 방법등이있다. 접착제및골드-골드 (Au-Au) 범프를이용한플립칩본딩기술에관하여는다음절에서더욱세부적으로설명하기로한다. 2.1 접착제를이용한플립칩본딩 COG (Chip on Glass) 실장공정은 LCD (Liquid Crystal Display) 패널의유리기판에구동 IC 칩을직접실장하는방법이다. COG 실장공정에서는 IC칩의점유면적을최소화시킬수있어평판디스플레이의소형화와박판화가가능하고, IC칩과평판디스플레이패널간의거리감소에따른신호전달속도의증가로해상도의향상이가능하다. 현재까지개발된 COG 기술중에서신뢰성있는기술로는이방성전도성필름 (ACF, Anisotropic Conductive Film) 을이용하는방법과솔더범프의리플로우를이용하는방법이있다 6). 접착제를사용한플립칩본딩기술은골드범프를형성한후, 이방성전도성필름또는이방성전도성접착제 (ACA, Anisotropic Conductive Adhesive) 등의접착제를사용하여접속하는기술로주적용분야는디스플레이 (display) 분야이다. 디스플레이구동칩 (Drive IC) 을유리판넬 ( 이경우, COG) 또는연성회로기판 ( 이경우, COF, Chip on Film) 상에실장시사용한다. 이방성전도성필름을이용한방법은폴리머기지에금 (Au), 은 (Ag), 니켈 (Ni) 등의금속입자또는 Au/Ni 을코팅한플라스틱입자와같은전도성입자 (conductive particle) 가들어있는이방성전도성필름을 IC 칩과평판디스플레이패널 (COG) 혹은연성인쇄회로기판 (COF) 사이에넣고열압착시켜 IC 칩을실장시키는방법이다. 이때도전성입자를접착제매트릭스에분산시킨이방성전도성필름을접속을원하는두소자사이에삽입한후열과압력을가하면접착제에의해두소자는접착이됨과동시에상하전극사이에도전입자가끼어통전점을만들고, 반면좌우전극간에는매트릭스수지가절연체로작용하여절연이유지된다 (Fig. 5와 6 참조 ). 이방성전도성필름의본딩프로세스는 1단계로접합하고자하는회로기판을로딩 (loading) 하고이때발생하는로딩에러 (loading error) 를비젼 (vision) 을이용하여측정하거나다음공정에서보정하며, IC 칩프리- 본딩 (pre-bonding) 공정은 60-90 에서압력은 0.3-1MPa 로하며 3-5초간본딩한후, 최종본딩공정에서 150-200 에서 30-100MPa 정도의압력하에서본딩을수행한다. 이방성전도성필름을사용하는플립칩본딩기술에 Fig. 5 Fig. 6 IC Chip IC Chip Heat & Pressure Bump ACF ACF Electrode 이방성전도성필름 (ACF) 을이용한플립칩본딩의모식도 Heat & Pressure IC Chip COF film IC Chip COF film Bump Multiple-layered ACF 이방성전도성필름을이용한 COF 본딩의모식도와접합후 COF 모듈의외관사진 110 Journal of KWJS, Vol. 25, No. 2, April, 2007
전자패키징의플립칩본딩기술과신뢰성 9 서는평판디스플레이패널및기판전극의패드와 IC 칩의범프사이에압착된전도성입자의기계적접촉에의해전기가통하므로접촉저항이커서 LCD나유기 EL 디스플레이패널의성능이저하될수있으며, 사용중에시간이지남에따라접촉저항이계속증가하여신뢰성저하가발생하는문제점이지적되고있다. 또한열압착 (thermo-compression) 공정중에 LCD 패널이응력을받아깨질수있으며, 접합시 IC 칩의범프와평판디스플레이패널및기판의패드사이에정렬 (alignment) 오차가발생하여도자체정렬 (selfalignment) 이어렵기때문에 50μm이하의미세피치를갖는 IC 칩의실장에는적용하기어려운단점이있는것으로알려져있다 6). Fig. 7과 8에각각칩에패터닝된골드범프의형상과이방성전도성필름을이용하여플립칩본딩된접합부의단면사진을나타내었다. 2.2 초음파 (Ultrasonic) 를이용한플립칩본딩수정 (quartz) 과같은물질에기계적인압력을가하면물질내부에자장의변화가일어나게되고, 역으로전기를가하면기계적인변화에의해진동이일어나는성질이있다. 이러한성질을압전성 (piezoelectricity) 이라하고압전성수정 (piezoelectric crystal) 에초당 20,000번의전기적스파크 (spark) 를가하면압전 성수정은초당 2만번의진동이일어나게된다. 즉, 20kHz 주파수 (frequency) 의진동이발생하게된다. 이러한압전성물질은전기적에너지를기계적에너지로전환시켜주는것인데초음파시스템 (ultrasonic system) 내에서이러한장치를컨버터 (converter) 라부른다. 이컨버터에서발생된기계적에너지 ( 진동에너지 ) 는혼 (horn) 을따라지나면서진동의세기 (amplitude) 가증폭된다. 금속의초음파접합은높은주파수의진동이사용되며, 고정되어있는기판위에칩등을위 아래혹은좌 우로진동시켜접합이이루어진다 (Fig. 9와 10 참조 ). 초음파에너지에의해금속원자들이확산되어섞이게되는데, 이때용융되지않은상태에서반응하여접합이되기때문에상온접합이가능하다 8). 초음파방식에의한골드- 골드 (Au-Au) 접속플립칩본딩기술은주로스터드 (stud) 범핑방법이나전해도금방법으로골드범프를형성한후, 패키지의골드패드와초음파로직접접속하는기술로, 주적용분야는표면탄성파필터 (SAW Filter, Surface Acoustic Wave Filter), 온도보상형수정발진기 (TCXO, Temperature Compensation Crystal Oscillator) 등이동통신소자에주로이용되고있다. 초음파를이용한플립칩본딩기술은미세피치대응이가능하며 1초이내의짧은시간에본딩이가능하고기계적및전기적특성이우수한장점을가지고있다. 또 Fig. 7 Au 범프형상과패터닝된범프의외관사진 Fig. 9 초음파플립칩본딩모식도 Fig. 8 다른압력하에서이방성전도성필름 (ACF) 을이용하여본딩된 COF 패키지의단면사진 :(a) 45N, (b) 7) 55N, (c) 65N, (d) 75N Fig. 10 초음파플립칩본딩공정모식도 大韓熔接 接合學會誌第 25 卷第 2 號, 2007 年 4 月 111
10 윤정원 김종웅 구자명 하상수 노보인 문원철 문정훈 정승부 한열원을사용하지않기때문에저에너지및환경친화적본딩이가능하며, 공정단가가낮은장점이있다. Table 2와 Fig. 11에다양한플립칩본딩방법의비교와초음파본딩법의장점을나타내었다. 또한 Fig. 12는골드범프가형성된 CIS (CMOS Image Sensor) 칩과골드가도금된기판을초음파를이용하여플립칩본딩한시편의외관및단면사진을보인것이다. 한편, COC (Chip on Chip) 구조로칩을서로접속하는 SiP (System in Package) 의양산이본격화되기위해서는비용과하중이라는 2가지의해결이중요하다. 문제는와이어본딩에비해저렴한비용과, 칩을서로무하중또는저하중으로접속할수있는플립칩기술이필요한데, 여기에바로저비용과저하중을해결하는기술로초음파를사용하는접합기술이부상하고있다 6). 초음파를이용하면와이어본딩이하로비용을줄일수있으며, 수백개의범프를 1초이하의단시간에일괄접합하므로하나씩하는와이어본딩에비해 Table 2 다양한플립칩본딩법의비교 Fig. 12 초음파플립칩본딩단면사진 (Au 플립칩범프 /Au 기판 ) 플립칩본딩- ACA/NCA 솔더플립칩본딩 초음파본딩 본딩시간 (sec) Long (>120sec) Medium (>10sec) Short (<1sec) 본딩온도 ( ) High (>230 ) Medium (>150 ) Low (R.T) 핀수 >1,000 pin >700 pin >700 pin 기계적 전기적특성 Excellent Bad Good 재료비용 High High Very low 공정비용 High Low Very low 신뢰성 Excellent Bad Good - 미세피치대응 - 짧은본딩시간 (1 초이내 ) - 기계적특성우수 - 전기적특성우수 - 저에너지본딩 - 낮은공정단가 - 환경친화적본딩 Fig. 11 초음파플립칩본딩의장점 전체접합속도도빠르고저하중으로접합을할수있다. 3. 플립칩패키지의일렉트로마이그레이션 (electromigration) 현상 일렉트로마이그레이션의원인은 Al배선또는솔더범프내에높은밀도의전류가흐를때, 전계에의해가속되어일정방향으로이동하는수많은전자들이금속원자또는이온에충돌하여발생하는운동량에의해금속원자또는이온이이동하는확산현상이다. 직류전원에의해금속배선에인가된전계 (electric field) 는원자나이온을일정방향으로이동하도록하는구동력 (driving force) 으로작용하게된다. 금속배선을통한금속원자의이동은정전기력과전자풍력으로서설명되어질수있다. 가전자를잃고이온으로남아있는원자에작용하는것이정전기력 (electrostatic force) 이다. 즉, 전계는양전하를지닌금속원자를특정방향으로가속시킬수있는힘으로서전류방향과같은방향으로작용한다. 이에반하여, 전자풍력 (electron wind force) 은전계에의해가속되어운동하는수많은전자들이금속원자에충돌하여그들의운동량을금속원자에전달하여금속원자를움직이게한다. 따라서, 금속원자들의이동은전자의이동방향과같은방향으로움직이게된다. 일렉트로마이그레이션은이전자풍력에의해발생하게되는것이다. 즉, 전류의방향과반대방향으로움직 112 Journal of KWJS, Vol. 25, No. 2, April, 2007
전자패키징의플립칩본딩기술과신뢰성 11 이는금속원자들은양극에서는금속원자들의축척이발생하고음극에서는금속원자의이동으로인해공공이발생하게되는것이다. 금속원자의축척은이웃하는배선과의단락을발생시킬수있는근본적인원인이된다. 또한, 금속원자의이동으로발생하는공공의발생의경우에는공공의밀집을유발하고결국크랙 (crack) 을형성한후계면을따라성장하여결과적으로는회로파단이야기되어진다 (Fig. 13참조 ). 일렉트로마이그레이션으로인한결함은충분한국부공공의과포화하에서공공의핵형성으로부터시작된다. 공공이어느정도크기에이르게되면공공주변의국부적인영역에서는줄열 (Joule heating) 로인해온도가상당히증가하고, 따라서결함형성속도를더욱가속화시키게된다. 금속원자의축척으로인하여발생하는힐락 (hillock) 형태의결함형성은원자의국부적인축척과함께공공에의한결함형성과정과유사한방법으로발생하게된다. 결국공공과힐락의성장과연결은금속배선에서 void-often 또는 hillock-short 로인한영구적인결함을일으키게된다. 특히힐락은금속배선외부로돌출하여인접한도체나다층구조내상하금속배선에서의단락을발생시킨다. 플립칩이나 BGA등전자패키지에서전류의흐름은솔더범프를통하여전류가흐르기때문에평균전류밀도보다높아지거나낮아졌다하는변화가심하다. 따라서솔더범프와금속패드 (UBM, under bump metallization) 에국부적인부분에전류가집중되는커런트크라우딩 (current crowding) 현상이발생하게된다. 미세피치플립칩의경우는높은전류밀도에서접합부의평균전류밀도보다높은커런트크라우딩이발생하고이러한커런트크라우딩은일렉트로마이그레이션현상이야기되기쉽게더큰힘을발휘하게되고, 국부적인영역에줄열을발생시키거나국부적인 UBM 의용해 (dissolution) 를발생시킨다. Fig. 14와 15는각각플립칩패키지에서발생하는일렉트로마이그레이션현상과테스트시편의모식도를나타낸것이다. 또한 Fig. 16은 Sn-37Pb 솔더범프를 150 에서 2.5 10 4 A/ cm2의전류밀도를인가한후파괴가일어난시편을관찰한주사전자현미경사진이다. 4. 3 차원실장 (3D Packaging) 급속히발달하는반도체패키징기술은시스템의고기능화, 신호처리의고속화, 경박단소화및휴대화의요구에따라종래의평면적인 2차원실장으로부터부품간의배선길이를단축해실장부품의면적효율을극대화하는 3차원적층 (3D stacked) 실장으로발전하였다. 3차원적층형전자회로장치는칩기능이다양하고복잡해짐에도불구하고더욱빠르고값싼고밀도시스템을개발하는쪽으로기술이진화하고있다. 기존의패 Fig. 14 플립칩패키지에있어서일렉트로마이그레이션 현상 Si Chip e - 1 st solder bump 2 nd solder bump BT substrate Fig. 15 일렉트로마이그레이션테스트시편의모식도 (a) 1 st solder bump (b) 2 nd solder bump e - Fig. 13 공정 Sn-Pb 와이어솔더표면의주사전자현미경사진 (2.8 105A/ cm2, 150 ); (a) 전류인가전, (b) 4일, (c) 8일, (d) (c) 시편을 10μm연마후이미지 9) Fig. 16 전류인가후 Sn-37Pb 플립칩솔더범프의주 사전자현미경이미지 (2.5 10 4 A/cm 2, 150 ) 10) 大韓熔接 接合學會誌第 25 卷第 2 號, 2007 年 4 月 113
12 윤정원 김종웅 구자명 하상수 노보인 문원철 문정훈 정승부 키지가칩의크기보다보통두배이상의크기를갖고있기때문에보드장착면적이컸으나, CSP는 1.2배정도로낮출수있었으며, 단일칩에서멀티칩패키지 (Multi Chip Package, MCP) 및단일칩패키지와같은크기의라미네이트 (laminate) 기판을사용해몇개의칩을적층하는 3차원적층패키지의형태로발전하고있다 3). 이패키징기술은시스템인패키지 (SiP) 기술과도맞물려있으며, 향후에는광통신부문과도접목될것으로전망된다. 기기메이커에서의칩소형화요구를반도체메이커는칩의다층화기술로해결해나가고있다. 문제는다양한종류의칩을적층할수있도록칩과기판의접속방식을확립하는것이다. 메모리를적층한현재의 CSP 에서는와이어본딩을사용하여칩과기판을접속하고있어서이기술을그대로사용하는것은불가능하고, 이를해결하기위해칩을관통함으로써서로간에접속을하는 Si 관통전극구조를제안하고이를메모리뿐만아니라논리회로의 SiP에적용하려는노력을경주하고있다. Fig. 17은이러한 Si 관통전극구조의모식도및실제 Cu filling 후관통전극을보여준다 11). 이기술을이용하면 Si 웨이퍼에홀을가공하여관통부에전극을형성시킬경우, Si 웨이퍼의전면과후면을전기적으로접속할수있게되므로이른바 3D 패키지의기초를확립할수있게된다. 즉, Si 칩을적층하여 3D 패키지를형성시킬때서로다른층에있는칩을관통홀을통하여전기적으로접속시킴으로써접속에필요한물리적공간을최소화시킬수있게되고접속길이또한최소화시킬수있게되는것이다. 기존의칩적층은칩끼리의접합은에폭시수지등으로이루고전기적접속은기존의본딩법을이용하여구현하여왔는데, 이렇게할경우여러칩으로부터접속 Thin multi-chips Though-hole Flip-chip-bonding Undefill PCB 되는많은와이어때문에쇼트 (short) 가일어날확률이커지고, 또한와이어본딩부분이차지하는부피때문에패키지의크기또한커질수밖에없게되었다. 이를해결하기위하여개발된기술이 Si 웨이퍼에홀을가공하여홀안에전극을형성시킴으로써전기적접속을이루어내는 3D 패키징기술이다 12-14). 이러한기술은이미인쇄회로기판 (PCB) 기판에 via를형성시켜 3차원으로전기적접속을이루게하는데적용된적이있지만, Si은인쇄회로기판과달리홀을가공하기가상당히어렵기때문에바로적용되지못하였다. 하지만최근개발된여러건식 Si 식각법은굉장히향상된식각효율과특유의이방성으로인해홀을가공하는데어려움이없을정도로발전되었다. Fig. 18은 ASET (Association of Super-Advanced Electronic Technologies) 연구그룹에서메모리칩에관통전극을형성하여칩간배선장의극단화를꾀한초고밀도 3D 칩적층기술개발의모식도와실제칩적층모듈의이미지를나타낸것이다 15). 5. 전자패키징에사용되는 Au-Sn 솔더 16,17) 최근정보기술의빠른발전과함께, 옵토일렉트로닉패키지 (optoelectronic package) 의사용이빠르게증가하고있다. 이들패키지에서, 레이저다이오드 (laser diode) 와같은능동소자 (active device) 를패키지기판과접합하기위해서솔더합금이일반적으로 Interconnections 20-μm-pitch Through-via (10-μm-sq.) Die 50μm <10μm Interposer Underfill Cu filled though-holes Fig. 17 Cu 관통전극을이용한 3D 패키지 Fig. 18 3D LSI 칩적층구조모식도와실제 3D 칩적층모듈이미지 15) 114 Journal of KWJS, Vol. 25, No. 2, April, 2007
전자패키징의플립칩본딩기술과신뢰성 13 사용된다. 이러한광패키지모듈의솔더접합부는열방산 (heat dissipation), 전기적접속 (electrical connection), 자기정렬효과 (self-aligning effect) 등과같은일반적인기능들뿐아니라, 사용동안에레이저다이오드와웨이브가이드 (waveguide) 사이의정확한정렬을유지하게한다. 따라서이들모듈에사용되는솔더합금은열응력 (thermal stress) 에의해야기되는크립변형 (creep deformation) 에대해우수한저항성을가지고있어야만한다. 옵토일렉트로닉패키지에서본딩을위해사용되는솔더합금은융점에따라소프트 (soft) 솔더와하드 (hard) 솔더로나눌수있다 (Table 3 참조 ). 그러나공정솔더 (Sn-37wt.%Pb) 와같은소프트솔더는하드솔더보다열피로신뢰성이떨어지는특성을가지고있다. 다양한하드솔더가운데특히 Au-20Sn 솔더는비교적낮은융점, 낮은탄성계수, 높은열전도도및높은강도로인해세라믹패키지의 Hermetic sealing, 플립칩범핑, 다이어태치 (die attachment), 웨이퍼본딩 (wafer bonding), 실리콘기판과광섬유 (optical fiber) 의어셈블리등다양한분야에서널리사용되고있으며앞으로그사용의증가가예상된다. (Fig. 19 와 20참조 ). Fig. 19 Hermetic sealing 이적용된세라믹패키지 공정금-주석 (Au-20wt.%Sn) 합금의특성 - 무플럭스솔더링 (Fluxless soldering) - Hard솔더중비교적낮은융점 - 낮은탄성계수 - 높은열전도도 - Hermetic seal 생성 - 우수한기계적 전기적특성 - Ni, Pd, Pt와의느린금속간화합물생성속도 6. 결론 본고에서는전자패키징기술에있어서플립칩본딩기술의종류와특성, 접착제를이용한플립칩본딩, 초 Table 3 소프트 (Soft) 솔더와하드 (Hard) 솔더의비교소프트 (Soft) 솔더하드 (Hard) 솔더 - Sn이나 In 합금 - Au-Sn(278 ) Au-Si(363 ) Au-Ge(356 ) - 낮은융점 - 높은융점 - 낮은항복강도 - 높은항복강도 - 낮은크립 (creep) 저항성 - 뛰어난열적안정성 - 우수한장기신뢰성 Fig. 20 Au-Sn 솔더를이용한플립칩범핑음파를이용한플립칩본딩및최근플립칩패키지의신뢰성분야에서이슈화되고있는일렉트로마이그레이션현상, 3D 패키징, 전자패키징에사용되는 Au-Sn 솔더등최근의마이크로시스템패키징기술동향을간략히소개하였다. 패키징에있어서회로선폭및피치, 칩크기의감소, 적층화및경박단소화의추세에따라패키징에대한기계적 전기적 열적신뢰성요구및새로운접합법에대한요구가증대되고있다. 패키징은재료와공정을망라하는종합학문으로서, 패키징자체뿐만아니라전체공정에있어서계획및설계 디자인, 조인트공정및성능과신뢰성또한감안되어야할것이다. 패키징기술은반도체후공정으로서, 반도체산업에서우위를차지하고있는국내기반을근거로한다면차세대성장동력및새로운 cash cow로서의역할을담당할수있을것으로기대된다. 大韓熔接 接合學會誌第 25 卷第 2 號, 2007 年 4 月 115
14 윤정원 김종웅 구자명 하상수 노보인 문원철 문정훈 정승부 후 기 본연구의일부는과학기술부기초과학연구사업 (R01-2004-000-10572-0) 의연구비지원에의하여수행되었으며, 연구비지원에감사드립니다. 참고문헌 1. J.H. Lau : Low Cost Flip Chip Technologies, McGRAW HILL BOOK Co., 2001, 1-17, 27-90 2. J.H. Lau : Solder Joint Reliability of BGA, CSP, Flip Chip, and Fine Pitch SMT Assemblies, McGRAW HILL BOOK Co., 1997, 1-9 3. J.W. Yoon, W.C. Moon and S.B. Jung: Core technology of electronic packaging, Journal of KWS, 23-2 (2005), 116-123 (in Korean) 4. J.W. Kim, D.G. Kim, W.C. Moon, J.H. Moon, C.C. Shur and S.B. Jung: Application of MEMS technology in microelectronic packaging, Journal of KWS, 24-2 (2006), 142-149 (in Korean) 5. T. Velten, H. Heinrich Ruf, D. Barrow, N. Aspragathos, P. Lazarou, E. Jung, C.K. Mal다, M. Richter, J. Kruckow, and M. Wackerle : Packaging of Bio- MEMS: Strategies, Technologies, and Applications, IEEE Transactions on Advanced Packaging, 28 (4), (2005), 533-546 6. 전자부품연구원전자정보센터 (web site:eic.re.kr) 7. J.W. Kim and S.B. Jung : Effect of bonding force on the reliability of the flip chip packages employing anisotropic conductive film with reflow process, Materials Science and Engineering A, 452-453, (2007) 267-272 8. O.V. Abramov : High-Intensity Ultrasonics, Theory and Industrial Applications, Gordon and Breach Science Publishers, 1998, 604-625 9. Q.T. Huynh, C.Y. Liu, C. Chen, and K.N. Tu : Electromigration in eutectic SnPb solder lines, Journal of Applied Physics, 89 (2001), 4332-4335 10. S.S. Ha: Master degree thesis, Sungkyunkwan University, (2006) 11. D.G. Kim, J.W. Kim, S.S. Ha, J.P. Jung, Y.E. Shin, J.H. Moon, and S.B. Jung: Fabrication of through-hole interconnect in Si wafer for 3D package, Journal of KWS, 24-2 (2006), 172-178 (in Korean) 12. Y.K. Tsui and S.W. Ricky Lee : Design and fabrication of a flip-chip-on-chip 3-D packaging structure with a through-silicon via for underfill dispensing, IEEE Transactions on Advanced Packaging, 28 (2005), 413-420 13. K. Hara, Y. Kurashima, N. Hashimoto, K. Matsui, Y. Matsuo, I. Miyazawa, T. Kobayashi, Y. Yokoyama, and M. Fukazawa : Optimization for chip stack in 3-D packaging, IEEE Transactions on Advanced Packaging, 28 (2005), 367-376 14. B. Morgan, X. Hua, T. Iguchi, T. Tomioka, G.S. Oehrlein, and R. Ghodssi : interconnect technologies for 3-D MEMS packaging, Micro- electronic Engineering, 81 (2005), 106-116 15. K. Takahashi, M. Umemoto, N. Tanaka, K. Tanida, Y. Nemoto, Y. Tomita, M. Tago, and M. Bonkohara : Ultra-high-density interconnection technology of three-dimensional packaging, Microelectronics Reliability, 43 (2003), 1267-1279 16. J.W. Yoon: Ph.D degree thesis, Sungkyunkwan University, (2006) 17. J.W. Yoon, H.S. Chun and S.B. Jung : Reliability analysis of Au-Sn flip-chip solder bump fabricated by co-electroplating, Journal of Materials Research, 22 (5), (2007) 윤정원 ( 尹貞元 ) 1977 년생 성균관대학교마이크로전자및반도체패키징기술개발사업단 전자패키징, 패키지신뢰성 e-mail : jwy4918@skku.edu 구자명 ( 具滋銘 ) 1978년생 성균관대학교신소재공학과 전자패키징, 초음파접합 e-mail : dolmory@empal.com 김종웅 ( 金鍾雄 ) 1978년생 성균관대학교신소재공학과 전자패키징, RF 패키징 e-mail : wyjd@skku.edu 하상수 ( 河相守 ) 1978년생 성균관대학교신소재공학과 전자패키징, 일렉트로마이그레이션 e-mail : abba888@skku.edu 116 Journal of KWJS, Vol. 25, No. 2, April, 2007
전자패키징의플립칩본딩기술과신뢰성 15 노보인 ( 盧寶仁 ) 1976 년생 성균관대학교마이크로전자및반도체패키징기술개발사업단 전자패키징, 패키지신뢰성 e-mail : nohbi@skku.edu 문정훈 ( 文貞勳 ) 1956년생 수원과학대학기계공학과 전자패키징, 초음파접합 e-mail : jhmoon@ssc.ac.kr 문원철 ( 文元鐵 ) 1967 년생 성균관대학교마이크로전자및반도체패키징기술개발사업단 나노패키징, 실리콘 MEMS e-mail : wcmoon@skku.edu 정승부 ( 鄭承富 ) 1959 년생 성균관대학교마이크로전자및반도체패키징기술개발사업단 전자패키징, 패키지신뢰성, 마찰교반접합 e-mail : sbjung@skku.ac.kr 大韓熔接 接合學會誌第 25 卷第 2 號, 2007 年 4 月 117