2012 년 12 월전자공학회논문지제 49 권제 12 호 179 논문 2012-49-12-21 터널링전계효과트랜지스터의불순물분포변동효과 (Random Dopant Fluctuation Effects of Tunneling Field-Effect Transistors (TFETs) ) 장정식 *, 이현국 **, 최우영 *** * (Jung-Shik Jang, Hyun Kook Lee, and Woo Young Choi ) 요 약 3 차원시뮬레이션을이용하여터널링전계효과트랜지스터 (TFET) 의불순물분포변동 (RDF) 효과에대해살펴보았다. TFET 의 RDF 효과는매우낮은바디도핑농도때문에많이논의되지않았다. 하지만본논문에서는임의로생성되고분포되는소스불순물이 TFET 의문턱전압 (Vth) 과드레인유기전류증가 (DICE), 문턱전압이하기울기 (SS) 의변화를증가시킴을발견하였다. 또한, TFET 의 RDF 효과를감소시킬수있는몇가지방법을제시하였다. Abstract The random dopant fluctuation (RDF) effects of tunneling field-effect transistors (TFETs) have been observed by using atomistic 3-D device simulation. Due to extremely low body doping concentration, the RDF effects of TFETs have not been seriously investigated. However, in this paper, it has been found that the randomly generated and distributed source dopants increase the variation of threshold voltage (V th), drain induced current enhancement (DICE) and subthreshold slope (SS) of TFETs. Also, some ways of relieving the RDF effects of TFETs have been presented. Keywords : Random dopant fluctuation (RDF), drain induced current enhancement (DICE), subthreshold slope (SS), threshold voltage (Vth), tunneling field-effect transistors (TFETs). * 정회원, SK 하이닉스 (SK Hynix) ** 학생회원, 평생회원, 서강대학교전자공학과 (Department of Electronic Engineering, Sogang University) This work was supported in part by the National Research Foundation (NRF) of Korea funded by the Ministry of Education, Science and Technology (MEST) under Grant 2012-031149 (Mid-Career Researcher Program), in part by the Ministry of Knowledge Economy (MKE) of Korea under Grant NIPA-2012-H0301-12-1007 (University ITRC support program supervised by the National IT Industry Promotion Agency) and in part by the IT R&D program of MKE/KEIT under Grant 10039174 (Technology Development of 22nm level Foundry Device and PDK). 접수일자 : 2012년7월23일, 수정완료일 : 2012년11월24일 Ⅰ. 서론 트랜지스터의스케일링이진행되면서성능향상과더불어낮은전력소모가중요하게되었다. 그러기위해서는낮은공급전압에서높은 on 전류와낮은 off 전류가필요하게된다. 이러한요구조건을충족시키기위해가장각광받는해결책중의하나인터널링전계효과트랜지스터 (TFET) 는낮은문턱전압이하기울기 (SS) 로인해연구자들로부터많은관심을끌어왔다. [1 5] TFET은 MOSFET 에비해낮은바디농도를가지고있기때문에지금까지 TFET의불순물분포변동 (RDF) 효과는 MOSFET 의그것에비해덜심각한문제로여겨져왔다. 하지만이것은 TFET이 MOSFET 과완전히다른소스캐리어주입방식을가지고있다는 (1037)
180 터널링전계효과트랜지스터의불순물분포변동효과장정식외 사실을간과한상태에서내린성급한결론이다. TFET 은 band-to-band tunneling 방식을사용하기때문에소스와채널사이의접합이중요하다. 이것은 TFET에서소스도핑농도 (N S) 의변화가바디도핑농도의변화만큼중요하다는것을의미하며최근에이러한현상은 [6], [7] 에서보고된바있다. 본논문에서는 TFET의문턱전압 (V th) 과드레인유기전류증가 (DICE) [8], 문턱전압이하기울기 (SS) 의변화를 RDF 관점에서살펴보았다. Ⅱ. 본론 1. 시뮬레이션및결과 RDF 효과를평가하기위해 Synopsys 의 Sentaurus [9] 를이용하여 3차원 atomistic drift-diffusion device 시뮬레이션을수행하였으며, 정확도향상을위해 bandgap narrowing 효과와 non-local band-to-band tunneling 모델이포함되었다. [10] 시뮬레이션에사용된소자파라미터는표 1에있는조건과같다. 바디도핑은균일하게설정하였으며, 소스와드레인의도핑은게이트가장자리부분에서부터 2 nm/decade씩감소하도록설정하여게이트전극아래에도소스와드레인의불순물이존재하도록한다. 임의로분포되는불순물들을효과적으로생성시키기위해소자시뮬레이션은 RDF 효과가적용되지않은구조에서부터시작하며, cloud-in-cell 기술을이용함으로써각메시지점에서의 nominal 도핑농도에기반하여불순물들이직접적으로임의로추출된다. [11] 이러한과정에의해한개의 nominal 도핑프로 표 1. 시뮬레이션에사용된시뮬레이션파라미터 Table 1. Simulation parameters used in simulation. Device structure Double-gate fin structure Gate length 22 nm Gate oxide thickness 1 nm (SiO 2) Fin width 20 nm Fin height 20 nm Peak nominal source doping concentration 10 20 cm -3 (p-type) Nominal body doping 10 15 cm -3 (p-type) Peak nominal drain doping concentration 10 20 cm -3 (n-type) Source/drain doping gradient from gate 2 nm/dec 그림 1. 시뮬레이션된 TFET에서소스영역만, 바디영 역만, 드레인영역만 RDF를수행한경우의 V th, DICE, SS의변화. 삽화는 22nm 이중게이트 fin 구조의 TFET 안의불순물위치. Fig. 1. Variation of V th, DICE and SS in the case of source, body and drain only RDF in simulated TFETs. Inset figure shows the location of dopants in 22nm TFET with double-gate fin structure. 파일로부터 200개의임의의도핑프로파일이생성되는데, 이들은 V th 와 DICE, SS를평가하기위해다시소자시뮬레이터로피드백된다. 그림 1은 TFET에서소스영역만, 바디영역만, 드레인영역만 RDF를수행한경우에따른 V th, DICE, SS의변화를보여준다. 각영역에서의변화량을소스영역만 RDF를수행한경우의변화량과비교를하였는데, 소스불순물들에의해유도된 RDF 효과가 TFET에서발생하는 V th 변화에거의대부분영향을미치는것을알수있다. 또한그림 1에서볼수있듯이대부분의불순물들은소스와드레인영역에위치하는반면바디영역은낮은농도로도핑이되어있기때문에불순물들이거의존재하지않는다. 그렇기때문에그림 1은바디불순물들에의해유발된 RDF 효과가매우약하다는것을보여준다. 또한소스영역의도핑은드레인영역과같지만, 소스영역에서의 RDF 효과는드레인영역에서보다 V th 와 DICE 변화에더큰영향을끼친다는점에주목해야한다. 이것은 TFET의 on 전류가소스와바디영역사이의터널링접합에의해주로결정되기때문이며, 오직 SS 변화의경우에대해서만이극성특성에의해드레인불순물이더큰영향을끼치게된다. 이극성특성은게이트-드레인영역이겹치는부분을조정하거나 [12], 드레인도핑을줄임으로써 [13] 완화시킬수있기 (1038)
2012 년 12 월전자공학회논문지제 49 권제 12 호 181 그림 2. 소스불순물들이생성되고분포되었을때, (a) 낮은 V DS, (b) 높은 V DS 에서의전달곡선. Fig. 2. The transfer curve of (a) low and (b) high V DS case when only source dopants are randomly generated and distributed. 때문에지금부터는소스불순물변화에따른 RDF 효과에대해서만논의를진행하려한다. 그림 2는소스불순물들이임의로생성되고분포되었을때의 TFET의전달곡선을보여준다. V th 는소스도핑변화에영향을받으며 V th 변화는소스-드레인간전압 (V DS ) 이증가할수록줄어드는것을확인할수있다. 첫째로, V th 의소스도핑변화에대한의존성은터널링접합근처의소스불순물들에의해설명된다. 그림 3 (a) 는그림 2에서묘사된낮은 V th 와높은 V th 에서의소스불순물의숫자를보여준다. 그림 3 (a) 에서볼수있듯이터널링접합의소스부분에서는낮은 V th 에서의불순물숫자가높은 V th 에서의불순물숫자보다높다. 또한터널링접합의채널부분에서는낮은 V th 에서의불순물숫자가높은 V th 에서보다낮다. 그렇기때문에높은 V th 에서보다낮은 V th 에서소스도핑농도가더높고, 소스와바디접합이더가파르게되며이것은그림 3 (a) 의삽화에서와같이터널링장벽두께 (W tun ) 를좁게만드는결과를가져온다. 그림 3. (a) 소스도핑위치에따른낮은 V th 와높은 V th 에서의소스불순물개수. 위치는소스쪽게이트가장자리부분을가리킴. 삽화는낮은 V DS 에서낮은 V th 와높은 V th 일때의에너지밴드다이어그램. (b) 낮은 V th 와높은 V th 에서의 N S 에따른 W tun 의최소값. 삽화는 W tun 에대한 G BTBT. Fig. 3. (a) Number of source dopants in low and high V th case with respect to source dopant location. Location refers to the source-side gate edge. The inset represents the energy band diagram of both low and high V th case at low V DS. (b) Minimum W tun of both low and high V th case with respect to nominal N S. The inset represents the G BTBT with respect to W tun. 둘째로, 그림 2에서볼수있듯이낮은 V DS 에서의 V th 변화는높은 V DS 에서의변화보다크다. 이러한결과가나타나는이유는그림 3 (b) 에서설명되는데, 소스불순물이임의로생성되고분포될때최대도핑농도의범위는 10 20 와 10 21 cm -3 사이에서나타난다. 그림 3 (b) 에서볼수있듯이 W tun 은 N S 가증가할수록감소하고, 낮은 V DS 에서의 W tun 변화는높은 V DS 에서보다훨씬증가하게되는데, 그이유는높은 V DS 가 DICE를유도하여채널전위를높이고 W tun 을줄이기때문이다. 추가적으로 Kane's 모델 [14] 의 band-to-band tunneling generation rate (G BTBT) 에따르면, G BTBT 의감소율은 (1039)
182 터널링전계효과트랜지스터의불순물분포변동효과장정식외 서 N S 가증가할수록 DICE 평균값도감소하며, N S 가증가할수록작은 W tun 과 V th 변화는 DICE 변화를완화한다. 그림 4 (c) 는 SS의평균값과이들의변화를보여준다. G BTBT 의증가율은 W tun 이작아질수록감소하게되는데, SS는이러한 G BTBT 의증가율에반비례하기때문에 N S 가증가할수록 SS의평균값은증가한다. 작은 SS 의변화는그림 3 (a) 에서보여지듯이중첩된영역에서의소스도핑농도가증가함에따라발생하게된다. Ⅲ. 결론 TFET의터널링전류는소스와바디사이의터널링접합에의해결정되기때문에 TFET의 RDF 효과는소스불순물에의해유도된다. 그리고 RDF 효과는공급전압이낮아질수록더심각해진다는것을보였다. 그러므로 TFET이차세대소자의요건을충족시키기위해서는 RDF 효과가억제되어야하며, TFET의 N S 를증가시키는것이해결책중의하나라고할수있다. 그림 4. (a) N S 에따른 TFET의 (a) Vth, (b) DICE, (c) SS 의변화. Fig. 4. (a) V th variation (b) DICE variation and (c) SS variation of TFETs with respect to N S. 그림 3 (b) 의삽화에서볼수있듯이 W tun 이증가할수록증가한다. 이것은 W tun 이커질수록 V th 변화도증가한다는것을의미한다. 따라서도핑농도가 10 20 cm -3 인위치부근에서는높은 V DS 에서보다낮은 V DS 에서터널링전류가더급격히감소한다. 또한낮은 V DS 에서의 V th 변화는높은 V DS 에서보다더심각한데, 이것은 TFET이낮은구동전압응용을위한소자이기때문에문제가되기때문에 TFET의 RDF 효과를억제하는것이필요하다. TFET의 V th 와 DICE, SS의변화를 N S 최대값변화에따라살펴보았다. 그림 4 (a) 는 V th 의평균값과이들의변화를보여주는데, 그림 3 (b) 에서논의된바와같이 N S 가증가할수록 W tun 은줄어들며, V th 분포도더좁아진다. W tun 이작아질수록터널링전류가증가하기때문에이것또한 V th 평균값을낮추는효과를가져온다. 그림 4 (b) 는 DICE의평균값과이들의변화를보여준다. 낮은 V DS 에서와높은 V DS 에서의 W tun 차이는그림 3 (b) 에서와같이 N S 가증가할수록감소한다. 따라 참고문헌 [1] W. Y. Choi, B.-G. Park, J. D. Lee, and T.-J. K. Liu, Tunneling field-effect transistors (TFETs) with subthreshold swing (SS) less than 60 mv/dec, IEEE Electron Device Lett., vol. 28, no. 8, pp. 743-745, Aug. 2007. [2] V. Nagavarapu, R. Jhaveri, and J. C. S. Woo, The tunnel source (PNPN) n-mosfet: a novel high performance transistor, IEEE Trans. Electron Devices, vol. 55, no. 4, pp. 1013-1019, Apr. 2008. [3] W. Y. Choi and W. Lee, Hetero-gate-dielectric tunneling field-effect transistors, IEEE Trans. Electron Devices, vol. 57, no. 9, pp. 2317-2319, Sep. 2010. [4] Q. Zhang, W. Zhao, and A. Seabaugh, Low-subthreshold-swing tunnel transistors, IEEE Electron Device Lett., vol. 27, no. 4, pp. 297-300, Apr. 2006. [5] K. K. Bhuwalka, J. Schulze, and I. Eisele, Scaling the vertical tunnel FET with tunnel bandgap modulation and gate workfunction engineering, IEEE Trans. Electron Devices, vol. 52, no. 5, pp. 909-917, May. 2005. [6] N. Damrongplasit, C. Shin, S. H. Kim, R. A. (1040)
2012 년 12 월전자공학회논문지제 49 권제 12 호 183 Vega, and T.-J. K. Liu, Study of Random Dopant Fluctuation Effects in Germanium-Source Tunnel FETs, IEEE Trans. Electron Devices, vol. 58, no. 10, pp. 3541-3548, Oct. 2011. [7] U. E. Avci, R. Rios, K. Kuhn, and I. A. Young, Comparison of Performance, Switching Energy and Process Variations for the TFET and MOSFET in Logic, in Symp. on VLSI Tech., 2011, pp. 124-125. [8] W. Y. Choi, J. Y. Song, J. D. Lee, Y. J. Park, and B. -G. Park, A novel biasing scheme for I-MOS (impact-ionization MOS) devices, IEEE Trans. Nano tech., vol. 4, no. 3, pp. 322-325, May. 2005. [9] Sentaurus Device User Guide Version : E-2010. 12, Synopsys, 2010. [10] E. O. Kane, Theory of tunneling, J. Appl. Phys., vol. 32, no. 1, pp. 83-91, Jan. 1961. [11] D. Vasileska, S. M. Goodnick, and G. Klimeck, Computational Electronics. Florida : CRC Press, 2010, ch. 6. [12] A. S. Verhulst, W. G. Vandenberghe, K. Maex, and G. Groeseneken, Tunnel field-effect transistor without gate-drain overlap, Appl. Phys. Lett., vol. 91, no. 5, p. 053102, Jul. 2007. [13] T. Krishnamohan, D. Kim, S. Raghunathan, and K. Saraswat, Double-gate strained-ge heterostructure tunneling FET (TFET) with record high drive currents and < 60mV/dec subthreshold slope, in IEDM Tech. Dig., 2008, pp. 947-949. [14] E. O. Kane, Zener tunneling in semiconductors, J. Phys. Chem. Solids, vol. 12, no. 2, pp. 181-188, Jan. 1960. 저자소개 장정식 ( 정회원 ) 2010 년서강대학교전자공학과학사졸업. 2012 년서강대학교전자공학과석사졸업. 2012 년 현재 SK 하이닉스선임연구원. < 주관심분야 : Tunneling field-effect transistors, flash memory devices> 이현국 ( 학생회원 ) 2012 년서강대학교전자공학과학사졸업. 2012 년 현재서강대학교전자공학과석사과정. < 주관심분야 : CMOS or CMOS-compatible semiconductor devices.> 최우영 ( 평생회원 )- 교신저자 2000 년서울대학교전기공학부학사졸업. 2002 년서울대학교전기컴퓨터공학부석사졸업. 2006 년서울대학교전기컴퓨터공학부박사졸업. 2006 년미국 UC Berkeley 방문연구원. 2007 년 ~2008 년미국 UC Berkeley 박사후연구원. 2008 년 ~ 현재서강대학교전자공학과부교수. < 주관심분야 : CMOS or CMOS-compatible semiconductor devices, nano-electromechanical relays and memory cells> (1041)