韓國電磁波學會論文誌第 22 卷第 6 號 2011 年 6 月論文 2011-22-6-02 DOI : 10.5515/KJKIEES.2011.22.6.584 phemt 공정을이용한저손실, 고전력 4 중대역용 SP6T 스위치칩의설계및제작 Design and Fabrication of Low Loss, High Power SP6T Switch Chips for Quad-Band Applications Using phemt Process 권태민 박용민 김동욱 Tae-Min Kwon Yong-Min Park Dong-Wook Kim 요약 본논문에서는 WIN Semiconductors 사의 0.5 μm PHEMT 공정을이용하여 GSM/EGSM/DCS/PCS 4 중대역을위한저손실, 고전력의 RF SP6T 스위치칩을설계, 제작및측정하였다. 스위치특성을개선시킬수있는최적의 구조를위해서 series 와 series-shunt 구조를혼용하였고, 칩크기를줄이기위해서수신단에공통트랜지스터구조 를사용하였다. 또한, 시스템에사용되는 ON, OFF 상태의입력전력을고려하여트랜지스터의게이트크기와스택 (stack) 수를결정하였다. 마지막으로피드포워드 (feed forward) 캐패시터, shunt 캐패시터그리고 shunt 트랜 지스터의기생인덕턴스공진기법을적용하여격리도및전력특성을개선하였다. 제작된스위치칩의크기는 1.2 1.5 mm 2 이며, S 파라미터측정결과삽입손실은 0.5~1.2 db, 격리도는 28~36 db 를보였다. 전력특성으로는 4 W 의입력전력에대해서도삽입손실및격리도의특성변화가없었으며, 75 dbc 이상의 2 차및 3 차고조 파억제특성이확보되었다. Abstract In this paper, -loss and -power RF SP6T switch chips are designed, fabricated and measured for GSM/ EGSM/DCS/PCS applications using WIN Semiconductors 0.5 μm phemt process. We utilized a combined configuration of series and series-shunt structures for optimized switch performance, and a common transistor structure on a receiver path for reducing chip area. The gate width and the number of stacked transistors are determined using ON/ OFF input power level of the transceiver system. To improve the switch performance, feed-forward capacitors, shunt capacitors and parasitic FET inductance elimination due to resonance are actively used. The fabricated chip size is 1.2 1.5 mm 2. S-parameter measurement shows an insertion loss of 0.5~1.2 db and isolation of 28~36 db. The fabricated SP6T switch chips can handle 4 W input power and suppress second and third harmonics by more than 75 dbc. Key words : phemt, SP6T Switch, Quad Band, Feed Forward Capacitor Ⅰ. 서론 오늘날전세계적으로다양한휴대통신방식과 시스템이사용되고있으며, 기술의발달로인해하 나의단말기로로밍을통하여대부분의휴대통신 시스템에접속이가능해졌다. 이는휴대폰의 RF 전 충남대학교전파공학과 (Department of Radio Science and Engineering, Chungnam National University) 논문번호 : 20110125-010 교신저자 : 김동욱 (e-mail : dwkim21c@cnu.ac.kr) 수정완료일자 : 2011 년 4 월 8 일 584
phemt 공정을이용한저손실, 고전력 4 중대역용 SP6T 스위치칩의설계및제작 단부부분에위치하는 ASM(Antenna Switch Module) 기술의발전결과라할수있겠다. 따라서 ASM의핵심부품인 RF 스위치칩의중요성이커지고있다. 본논문에서는 GSM/EGSM/DCS/PCS의 4중대역에서사용가능한스위치칩에대해서연구를진행하였다. 4중대역용 TDMA 방식은안테나와 6개의송수신포트사이의원활한연결을위해서복잡한스위칭을요구하며, 안테나바로뒷단에위치하여송신신호와수신신호를제어하는 RF 스위치를필요로한다. 스위치는과거 PIN 다이오드를사용하여제작되었지만휴대통신이더욱복잡해지고다중대역으로발전하면서현재는트랜지스터스위치로대체되었다. 다중대역을위해포트가늘어나게되면 PIN 다이오드스위치는트랜지스터스위치에비해삽입손실이나격리도특성이더욱악화된다. 또한, 저전류, 저전압성능을요구하는현재의시스템규격에의해제한을받게된다. 따라서본논문에서는작은삽입손실, 빠른스위칭속도, 넓은대역폭등의강점을가지는 GaAs 기반의 phemt를사용하여 4중대역에서저손실, 고전력특성을갖도록 SP6T(Single Pole 6 Throw) RF 스위치를설계및제작하였다 [1],[2]. Ⅱ. 이론및설계 2-1 스위치구조스위치설계에있어서적절한스위치구조의선택은설계규격을고려하여가장먼저진행해야할과정이다. 스위치설계를위해사용되는구조는 series, shunt 그리고 series-shunt 크게 3가지가있다. Series 구조는다른구조와비교해간단하고삽입손실이좋은특성을가지며, series-shunt 구조는격리도를개선시킬수있는장점을가지고있다. 따라서본논문에서는 series와 series-shunt 구조를혼용하여스위치설계를진행하였다. 송신단에는송신단사이의격리도특성을고려하여 series-shunt 구조를적용하였고, 수신단의경우 GSM, EGSM의저대역은삽입손실이좋은 series 구조를, DCS 및 PCS의고대역은격리도특성에따른삽입손실악화를최소화하기위해서 series-shunt 구조를적용하였다. 또수신단에는스위치칩의전체크기를줄이기위하여공통트 그림 1. 설계된 SP6T 스위치회로의기본구조 Fig. 1. The basic SP6T switch circuit structure. 랜지스터 (FET A) 로수신단전체를묶어설계하였다 [3]. 그림 1 에설계된스위치회로의기본구조를나 타내었다. 2-2 전력능력 (Power Handling) 원하는시스템입력전력에대해서스위치가충 분히안정적으로동작하기위해서는전력특성을고 려해주어야한다. 이를고려해주지않으면스위치 가파손되거나상태를유지하지못하는오동작의원 인이된다. ON 상태에대해서는전력에대한전류 를, OFF 상태에대해서는전력에대한전압을고려 해주어야한다. SP2T 회로에서 ON 상태와 OFF 상 태의트랜지스터에대한신호흐름을그림 2 에나타 내었다. ON 상태에서는트랜지스터의채널을따라 전류가흐르게되므로, 트랜지스터가큰입력전력 에대해전류를안정적으로통과시키기위해서는적 절한게이트크기를가져야한다. 통과하는최대전 력 ( max ) 에대한트랜지스터최소게이트크기 ( min ) 는아래수식을사용해구할수있다. max (1) min (2) 식 (1) 을통해전력에대한드레인과소스사이에 흐르는전류 ( ) 를구할수있으며, 이를공정에서 제공하는단위게이트 (mm) 당트랜지스터의전류 (drain current) 로나누게되면최소게이트폭, min 을구할수있다. 이때 는회로의특성임피던스 585
韓國電磁波學會論文誌第 22 卷第 6 號 2011 年 6 月 그림 3. OFF 상태의트랜지스터에걸리는전압 Fig. 3. Voltage swing at an OFF transistor. 그림 2. SP2T 스위치의신호흐름 Fig. 2. The signal f of an SP2T switch circuit. 값이다. min 값을구한후이를사용할트랜지스 터의단일게이트폭으로나누면게이트크기를나 타내는수치인 NGF(Number of Gate Finger) 값을구 할수있다. 작은전력이지나가는수신단의경우, min 의초기값을기준으로하여 NGF 값을구하였다. OFF 상태에서는 ON 상태의다른포트로지나가 는전력에대하여고려하여야한다. OFF 상태의트 랜지스터드레인단에 ON 상태를지나가는전력에 의해전압 ( ) 이걸리게되는데, 이때 OFF 상태의 트랜지스터동작이 전압에의해영향을받지않 고 OFF 상태를유지하여야한다. 큰전력에도 OFF 상태의트랜지스터가잘동작하도록하기위해서는 트랜지스터에걸리는전압을이해하여야한다. 그림 3 에 OFF 상태의트랜지스터에걸리는전압 을나타내었다. 트랜지스터가 OFF 상태일때, 게이 트바이어스전압 를기준으로드레인쪽으로 들어오는드레인전압 가스윙하게된다. 일반적 으로 OFF 상태에서드레인 - 게이트, 소스 - 게이트임 피던스는같다고가정해도되기때문에전압의절 반인 2 가드레인과게이트접지사이에걸리게 된다. 먼저 (+) 주기를고려하면 를기준으로 2 가스윙할때트랜지스터의핀치오프전압 인 를경계로넘어서지않도록유지하여 OFF 상태의스위치가 ON 상태가되지않도록하여야한 다. ( ) 주기는 를기준으로 2 가스윙할 때스위치의파손을야기하는물성적항복전압인 를경계로넘어서지않도록유지하여야한다. 두가지조건의경계에서식을세우면다음과같다. (3) (4) 이두식을연립하고정리하여전압과전력의관 계식에대입하면다음과같이구할수있다. max (5) 이는트랜지스터하나에대한입력전력과물성 적전압에관한관계식이다. 하나의트랜지스터로는큰입력전력에대해서 스위치가 OFF 상태를유지하기어렵기때문에트랜 지스터를스택 (stack) 하여여러개의트랜지스터가 큰전력을나누어감당하도록하였다. 트랜지스터를 series 로연결하여스택하면큰전력에대한전압을 트랜지스터개수 N 만큼나누기때문에큰전력에도 충분히정상적으로동작할수있게된다. 이를고려 하면앞의식 (5) 는다음과같이나타낼수있다. max (6) 이를 N 에대해서정리하면다음과같이표현된다. max (7) 586
phemt 공정을이용한저손실, 고전력 4 중대역용 SP6T 스위치칩의설계및제작 따라서시스템입력전력 max 가주어지면최소스택수 N을구할수있다 [4]. 본논문에서는 GSM의 4 W(max) 입력전력, 50 Ω 특성임피던스를기준으로설정하였고, 1, 단위게이트폭 125 μm 를가지는트랜지스터를사용하여 NGF와 N을구하였다. ON 상태의경우, 삽입손실과격리도특성을고려하여트랜지스터크기를결정하게된다. 삽입손실과격리도의관계는트랜지스터의게이트크기에따라상호적인특성을갖게되므로, 게이트크기를적절히조절하는 trade-off 과정을통하여삽입손실과격리도특성이최상의조건이되도록한다. OFF 상태의경우트랜지스터를 5개이상직렬연결해야설계목표에맞는입력전력에서충분히동작할수있게되는데, 일반적인단일게이트트랜지스터를사용하면삽입손실특성이많이악화된다. 따라서본논문에서는멀티게이트트랜지스터를사용하였다 [5]. 멀티게이트트랜지스터는스위치설계용으로이미많은연구가진행되어상용공정에서제공하고있다. 멀티게이트를사용하게되면, 스택의효과를낼수있는한편단일게이트 5개를스택한것보다작은삽입손실특성을얻을수있다. 본논문에서는트리플게이트와듀얼게이트트랜지스터를트랜지스터의스택을위해서사용하였다. 4 W의입력전력을고려하여송신단모두에 NGF =20인 series 트랜지스터와 NGF=2인 shunt 트랜지스터를사용하였다. 수신단저대역은 NGF=8인 series 트랜지스터를, 수신단고대역은 NGF=16인 series 트랜지스터와 NGF=2인 shunt 트랜지스터를사용하였다. 마지막으로 NGF=20인트랜지스터를공통트랜지스터 (FET A) 에사용하여수신단에연결하였다. 송수신단모두트리플게이트와듀얼게이트를스택하였고, 송신단 shunt 트랜지스터는송신단이 ON 상태일때큰전력이지나가므로마찬가지로트리플게이트와듀얼게이트를스택하였다. 수신단고대역의 shunt 트랜지스터는작은전력이지나가므로단일게이트를사용하였다. 그림 4에전력특성을고려하여기본설계된스위치를나타내었다. 2-3 피드포워드 (Feed Forward) 와 Shunt 캐패시터본논문에서는스위치의전력및격리도특성을 그림 4. 입력전력을고려한 SP6T 스위치설계회로 Fig. 4. The SP6T switch circuit designed under the input power condition. 추가개선시켜주기위해피드포워드캐패시터와 shunt 캐패시터를사용하였다. 피드포워드캐패시터 는전력을다루는측면에서스위치의동작특성을 안정적으로유지할수있게해주며, shunt 캐패시터 는트랜지스터와트랜지스터사이에사용되어포트 의격리도특성을개선시켜주는역할을하게된다. 먼저피드포워드캐패시터의원리를알아보기 위해드레인에 RF 전압이스윙할때 OFF 상태의트 랜지스터등가회로를그림 5 에나타내었다. 그림 5(a) 의 가 ( ) 주기일때의등가회로를살펴보면 게이트전압은다음과같이나타낼수있다. (8) 큰 ( ) 신호의 가들어오고 보다작은 값을가지게되면, 그림 5(a) 와같이소스에서드레 인쪽으로전류가흐르기시작하고, 게이트는접지 보다낮은전위이므로 ( ) 가된다. 하지만더큰 ( ) 신호가드레인에들어오면게이트는상대적으 로드레인보다높은전위를갖게되고, 이는게이트 가상대적으로점점 (+) 전압을가지게만들어 FET 가 ON 상태가되어버리게된다. 이때, 게이트전압 는 값에영향을받게된다. 그림 5(b) 는 가 (+) 주기일때의등가회로를나 타낸그림으로, 동작원리는 ( ) 주기와비슷하다. 큰 (+) 신호의 가들어오고 가 보다클때전 류는드레인에서소스쪽으로흐르기시작한다. 더 587
韓國電磁波學會論文誌第 22 卷第 6 號 2011 年 6 月 (a) ( ) 주기회로 (a) Negative swing (b) (+) 주기회로 (b) Positive swing 그림 5. 드레인 RF 전압이스윙할때 OFF 상태트랜지스터의등가회로와동작특성 Fig. 5. The equivalent circuit and its operation of the OFF transistor under RF drain voltage swing. 큰 (+) 신호가드레인에들어오면게이트는상대적 으로소스보다높은전위를갖게되고, 이는게이트 가점점 (+) 전압을가지게만들어 FET 가 ON 상태 가되어버리게된다. 이때, 게이트전압 는식 (8) 에나타낸바와같이큰 값을가질때소스와의 전압차가줄어들게된다. 는 ( ) 주기동안에는 큰, (+) 주기동안에는큰 를가질경우 와 또는 와 의전위차는줄어들게된다. 따 라서두가지경우각각큰 와 값을만들어 주면스위치의전력특성을개선시킬수있다. 따라 서드레인 - 게이트와소스 - 게이트에병렬로피드포 워드캐패시터 ( ) 를달아주면더큰 와 값 을만들어주는효과를가지게되어전력특성을개 선시킬수있다 [6],[7]. Shunt 캐패시터 ( ) 는직렬로연결된트랜지스터 사이에위치하여그림 6 과같이트랜지스터가 OFF 상태일때큰전력의신호가넘어들어오는것을접 그림 6. 격리도개선을위해 shunt 캐패시터가포함된경로의회로 Fig. 6. The switch circuit with a shunt capacitor for isolation improvement. 지로빼서격리도특성을개선시켜주는역할을할 수있다. 따라서휴대단말기용 ASM 을위한스위치 회로에 shunt 캐패시터기법을시도하여보았다. Shunt 캐패시터가스위치특성에어떤영향을주 는지알아보기위해서트랜지스터의 ON 상태저항 을 R ON, OFF 상태캐패시터를 C OFF 라하면포트 2 경 로의 ON, OFF 상태에대한 을다음과같이구할 수있다. (9) (10) 식에나타난바와같이 이작아짐에따라 의크기가커져삽입손실이작아지는것을알 수있으며, 이는큰트랜지스터를사용하여 의 값을줄였을때삽입손실이작아지는결과를설명 할수있다. 값이커지게되면 의크기가작 아져삽입손실이증가하는것을알수있다. 또한, 값이커짐에따라 의크기가커짐을알 수있고큰 FET 를사용하여 값을키웠을때, 격 리도특성이나빠지는결과를설명할수있다. 값이커지게되면 크기가작아져삽입손실 이증가하지만격리도특성이좋아지는것을알수 있다 [8]. 따라서적절한 의선택은삽입손실과격리도 의특성을개선하는데있어중요하게된다. 피드포 워드캐패시터와 shunt 캐패시터가적용된스위치 회로를그림 7 에나타내었다. 피드포워드캐패시터 는소자의전력능력을향상시키기위해사용되므로 입력전력에따른삽입손실및격리도특성변화가 스위치에요구된최대입력전력에서관찰되지않을 때까지값을증가시켜사용하였다. 는삽입손실 의변화가성능목표의범주를벗어나지않는범위 내에서격리도를증가시킬수있는값으로정해지며 값에따른삽입손실과격리도변화추이를그래 프로확인한후선택되었다. 본논문에서는피드포 워드캐패시터값으로 3.26 pf 을사용하였고 shunt 캐패시터는스위치특성을고려하여 0.34 pf 값을 588
phemt 공정을이용한저손실, 고전력 4 중대역용 SP6T 스위치칩의설계및제작 그림 7. 와 가적용된 SP6T 스위치 Fig. 7. The SP6T switch circuit with and. 사용하였다. 2-4 Shunt 트랜지스터의기생인덕턴스효과 Series-shunt 스위치구조에서 series 트랜지스터가 OFF 상태일때, shunt 트랜지스터는 ON 상태가된다. 이때 shunt 트랜지스터는그림 8(a) 과같은등가회로를가지며, 비아홀 (via hole) 공정을사용하지않는 phemt 스위치공정의특성상본딩와이어에의한기생인덕턴스성분 가발생하게된다. 주파수가올라갈수록 의영향이커져스위치의격리도특성을악화시키게되므로 의영향을상쇄시켜주기위해서그림 8(b) 와같이 에직렬로 를달아공진효과를활용함으로써격리도특성을개선시킬수있다 [9]. 이러한공진기법을스위치회로에적용하여격리도특성개선을시도하였고, 시뮬레이션을통해 값을결정하였다. 본논문에서는 1 mil 그림 9. DC 바이어스인가를위한회로도 Fig. 9. The schematic circuit for DC biasing. 직경, 30 mils 길이의 Au 본딩와이어를사용하는기준으로 를구하였고, 47 pf 의 SMD(Surface Mount Device) 소자를사용하였다. 2-5 DC 바이어스 스위치회로에대한바이어스회로는게이트에 3 V 의전압이인가될때 ON 상태를유지하고 0 V 의 전압을인가할때 OFF 상태를유지할수있도록설 계되었다. 이는피드포워드저항을통해드레인과 소오스에공통적으로 3 V 의전압이인가된상태에 서게이트에 3 V 또는 0 V 의전압을부여함으로써 ON, OFF 동작을수행하게되는것이다. DC 바이어 스저항과피드포워드저항은 15 kω 을사용하였으 며, DC 차단용캐패시터는 100 pf 의 SMD 소자를사 용하였다. 격리도특성개선을위해삽입한 C p 또한, DC 를차단하는역할을하여드레인과소오스를동 일전압으로유지시켜주게된다. Ⅲ. 시뮬레이션및레이아웃 (a) 그림 8. Shunt 트랜지스터 ON 상태등가회로 (a) 와 C p 를활용한기생인덕턴스의제거 (b) Fig. 8. The equivalent circuit(a) of an ON-state shunt transistor and elimination(b) of its parasitic inductance effect using C p. (b) 저손실및고전력특성의 GSM/EGSM/DCS/PCS 4 중대역용 SP6T RF 스위치는 shunt 캐패시터를사용 하지않은경우 ( 미부착 ) 와사용한경우 ( 부착 ) 두가지형태로설계되었다. 상용제품을기준으로 설계목표를설정하였고, 표 1 에이를나타내었다 [10],[11]. RX 의경우신호를수신하는수동적인동작을 수행하므로 RX 단자상호간의격리도는별도로요 589
韓國電磁波學會論文誌第 22 卷第 6 號 2011 年 6 月 표 1. SP6T 스위치설계목표 Table 1. Design specifications of the SP6T switch. Insertion loss Isolation 2nd Harmonic [dbc] 3rd Harmonic [dbc] TX (GSM/EGSM) 0.4 TX (DCS/PCS) 0.5 RX (GSM/EGSM) 0.8 RX (DCS/PCS) 1.0 TX-TX (GSM/EGSM) 25 TX-TX (DCS/PCS) 20 TX-RX (GSM/EGSM) 35 TX-RX (DCS/PCS) 30 4 W TX input(gsm/egsm) 2 W TX input(dcs/pcs) 4 W TX input(gsm/egsm) 2 W TX input(dcs/pcs) 70 70 (a) 삽입손실 (a) Insertion loss 구되지않아설계목표에서제외되었다. 대만의 WIN Semiconductors사의 WIN PD50-01 0.5 μm phemt 라이브러리모델을사용하여 Agilent ADS 시뮬레이션을진행하였다 [12],[13]. 라이브러리는스위치설계용으로싱글게이트, 듀얼게이트, 트리플게이트트랜지스터의소신호모델만제공하며, 대신호모델은제공되지않아큰전력에대해서는직접적인시뮬레이션을수행할수없었으나제공된단위소자에대한특성으로부터대신호특성을간접적으로추정하였다. NGF 값과 ON, OFF 상태를설정하면각각의상태에대해계산된 S 파라미터값을활용하여시뮬레이션을수행하였다. 칩의패드, 본딩와이어, DC 블록용캐패시터와같은기생요소의영향을고려하여시뮬레이션을하였으며, DC 블록용캐패시터의값은 100 pf를사용하였다. 시뮬레이션된설계결과를그림 10와 11에그래프로나타내었으며, 이를표 2에요약, 정리하였다. 시뮬레이션을수행한결과, 설계목표에거의만족하는결과를얻을수있었고 미부착샘플과 부착샘플을비교할때삽입손실이오차범위내에서거의유사한결과를보여 shunt 캐패시터가삽입손실의열화를최대한억제하면서격리도특성을개선시키는역할을함을알수있었다. 반사손실의경우 0.5~2.5 GHz 영역에서 25 db 이하의성능이확보될수있도록설계되었다. (b) 격리도 (b) Isolation 그림 10. 미부착샘플의스위치칩설계결과 Fig. 10. Simulated results of the sample without. 표 2. SP6T 스위치칩시뮬레이션결과요약 Table 2. The summary of the simulated results of SP- 6T switches. Insertion loss TX TX RX RX 미부착 0.47 0.60 0.69 0.76 부착 0.46 0.52 0.69 0.75 Isolation TX-TX TX-TX TX-RX TX-RX 미부착 35.6 27.5 40.2 36.6 부착 39.2 31.0 40.2 36.2 590
phemt 공정을 이용한 저손실, 고전력 4중 대역용 SP6T 스위치 칩의 설계 및 제작 (a) 삽입 손실 (a) Insertion loss 그림 12. SP6T 스위치 칩의 레이아웃 Fig. 12. The SP6T switch chip layout. 므로 모든 레이아웃은 동일하다. 따라서 부착 샘 플의 레이아웃만 그림 12에 나타내었다. 그림에 표 기한 shunt 캐패시터만을 제거하면 미부착 샘플 의 레이아웃과 같다. 그림 12에 설계된 스위치 칩의 2 레이아웃 크기는 1.2 1.5 mm 이다. Ⅳ. 측 정 (b) 격리도 (b) Isolation 그림 11. 부착 샘플의 스위치 칩 설계 결과 Fig. 11. Simulated results of the sample with. 설계된 스위치 회로를 제작하기 위해 레이아웃을 수행하였다. 먼저 패드와 트랜지스터를 배치하고 저 항, 캐패시터를 배치하여 금속선으로 결선하는 방식 WIN Semiconductors사의 파운드리 공정을 이용하 여 칩을 제작하였으며, 제작된 칩의 사진을 그림 13 에 나타내었다. 제작된 칩의 측정을 위해서 시험용 PCB 보드에 에폭시를 사용하여 칩을 붙이고 와이어 본딩으로 칩 의 패드와 시험용 보드를 연결하였다. 시험용 보드 에 의한 손실을 제거하기 위하여 시험용 보드에 사 용된 신호선 부분만을 따로 제작하여 스위치 측정 으로 이루어졌다. 금속선의 연결에 의한 영향을 최 소화하기 위해 1차 금속(Met 1)과 2차 금속(Met 2)을 비아를 통해 연결하여 금속선을 두껍게 만들어 결선 하였고, 금속선 길이에 의한 손실을 줄이기 위해 소 자 사이의 간격을 최소화하고, 금속선의 폭은 넓게, 길이는 짧게 레이아웃하였다. 또, 와이어 본딩에 의 한 기생 인덕턴스의 영향을 최소화하기 위해서 본딩 을 최대한 많이 할 수 있도록 RF 신호가 지나가는 패드의 크기를 크게 하였다. 미부착 샘플과 부착 샘플의 차이는 shunt 캐패시터의 존재 유무이 (a) 미부착 샘플 (a) Sample without (b) 부착 샘플 (b) Sample with 그림 13. 제작된 SP6T 스위치 칩의 사진 Fig. 13. The microphotographs of the fabricated SP6T switch chips. 591
韓國電磁波學會論文誌第 22 卷第 6 號 2011 年 6 月 결과를디임베딩 (de-embedding) 하였다. 측정은 S 파라미터측정과입력전력에따른스위치의전력특성측정으로나누어진행되었다. 4-1 S 파라미터측정 Agilent사의회로망분석기인 E8358A를이용하여각샘플을측정하였다. 측정결과그래프를그림 14 과 15에나타내었고, 디임베딩한결과를표 3에정리하였다. 측정결과를시뮬레이션과비교했을때삽입손실과격리도특성에서거의비슷한결과를얻을수 (a) 삽입손실 (a) Insertion loss (a) 삽입손실 (a) Insertion loss (b) 격리도 (b) Isolation 그림 15. 부착샘플의 S 파라미터결과 ( 보정전 ) Fig. 15. The measured S parameter results of the sample with (before de-embedding). (b) 격리도 (b) Isolation 그림 14. 미부착샘플의 S 파라미터측정결과 ( 보정전 ) Fig. 14. The measured S parameter results of the sample without (before de-embedding). 있었다. 하지만 DCS/PCS 대역의 RX 삽입손실의경우비록설계목표보다는 0.2 db의증가만있었지만, 설계에서예상된결과보다손실이샘플의종류에따라 0.45~0.68 db 더발생하였다. 이는설계시소자사이결선에들어간금속선을완벽하게고려하지못한것과조립에서수반되는칩과시험용보드사이의본딩와이어효과가높은주파수에서임피던스부정합효과를더크게발생하는것에서원인을찾을수있다. 또한, WIN Semiconductors사의공정을이용해 SP- 6T 스위치칩을설계한참고문헌 [3] 에서도 PCS/ DCS와같은높은주파수영역에서삽입손실의특성열화가발생된것으로보아파운드리에서제공하는모델이예측하는것과달리실제소자의특성은 592
phemt 공정을이용한저손실, 고전력 4 중대역용 SP6T 스위치칩의설계및제작 표 3. SP6T 스위치칩의 S 파라미터측정결과요약 ( 보정후 ) Table 3. The summary of the measured results of the fabricated SP6T switch chips(after de-embedding). Insertion loss TX TX RX RX 미부착 0.50 0.57 0.83 1.20 부착 0.52 0.72 0.86 1.43 (a) 삽입손실과격리도특성측정셋업 (a) Test set-up for insertion loss and isolation Isolation TX-TX TX-TX TX-RX TX-RX 미부착 36.5 28.3 40.9 35.9 부착 40.5 32.3 41.2 36.6 2 GHz 근처에서충분한스위치특성을제공하지못하는것으로판단된다. 반사손실의경우전체적으로 20 db 이하의특성이측정되었으나, 시험용보드자체의반사손실특성으로인해 1.5~2.0 GHz에서는 15~20 db의반사손실이측정되었다. 4-2 전력특성측정제작된 SP6T 스위치칩이 4 W(GSM/EGSM) 와 2 W(DCS/PCS) 의입력전력에도안정적으로동작하여야하므로시스템최대요구전력까지입력전력을변화시킬때 S 파라미터측정결과와비슷한삽입손실및격리도특성을보여야한다. 또한, 큰입력전력이한쪽경로로지나갈때나머지경로들은 OFF 상태를유지하고입력신호에대해서 2차, 3차고조파도충분히억제시켜줄수있어야스위치가파손되거나, OFF 상태를유지하지못하고 ON 상태가되어오동작하는일이발생하지않게되며, 고조파에의해신호성분이왜곡되어나타나지않게된다. 따라서전력특성측정은크게두가지단계로나뉜다. 먼저앞에서측정한삽입손실과격리도특성을측정하여안정적으로동작하는지확인후 2차, 3차고조파특성을측정하게된다. 전력특성측정을위한장비와부품의셋업및모델을그림 16의블록도에나타내었다. 증폭기는원하는입력전력을만들어주기위해 (b) 2 차및 3 차고조파억제특성측정셋업 (b) Test set-up for 2nd/3rd harmonics suppression 그림 16. 전력특성측정셋업 Fig. 16. Power test set-up. 서사용되었으며, 아이솔레이터는반사파를흡수하 여증폭기를보호하는용도로사용되었다. 커플러와 파워미터는 DUT(Device Under Test) 인스위치에들 어가는전력을측정하기위해사용하였다. 마지막으 로스위치에서나오는전력을스펙트럼분석기로확 인하여두전력의차이를측정함으로써스위치의손 실을측정하였다. 고조파측정에서사용된대부분의 장비및부품은같은모델이며, 대역통과여파기는 입력신호에대해증폭기가만들어내는고조파를충 분히제거하기위해서대역외감쇄특성이 70 dbc 이상인제품을사용하였다. 먼저삽입손실및격리 도의전력특성측정결과를그림 17 과 18 에나타내 었다. 미부착샘플의삽입손실측정결과, 송신단은 큰전력에도충분히안정적으로동작함을알수있 었고, 수신단의경우시스템에서작은전력을요구 하므로작은전력에서충분히안정적으로동작하였 고, 큰전력에서는손실이점점악화되는것을확인 할수있었다. 격리도는큰전력의입력에서도 OFF 상태를잘유지하여안정적으로동작함을알수있 593
韓國電磁波學會論文誌 第 22 卷 第 6 號 2011年 6月 (a) 삽입 손실 (a) Insertion loss (b) 격리도 (b) Isolation 그림 17. 미부착 샘플의 전력 특성 측정 결과 Fig. 17. The power measurement of the sample without. 다. 부착 샘플의 경우 삽입 손실과 격리도 모두 GSM/EGSM 대역에서는 4 W, DCS/PCS 대역에서는 2 W 이상의 전력에서 안정적으로 동작함을 알 수 있었다. 고조파 특성은 2차, 3차 고조파를 측정하게 되는 데, 마찬가지로 GSM/EGSM TX 대역에서 4 W, DCS/ PCS TX 대역에서 2 W 의 입력 신호를 기준 신호로 설정하고, TX Low, TX High, RX Low, RX High 포트 의 2차, 3차 고조파를 측정하여 기준 신호와의 차이 를 구함으로써 2차, 3차 고조파 억제 특성을 측정하 게 된다. 고조파 특성 측정 결과를 그림 19과 20에 각각 나타내었다. 594 (a) 삽입 손실 (a) Insertion loss (b) 격리도 (b) Isolation 그림 18. 부착 샘플의 전력 특성 측정 결과 Fig. 18. The power measurement of the sample with. 고조파 억제 특성을 측정한 결과, 4중 대역인 GSM /EGSM/DCS/PCS의 모든 TX 신호에 대해 설계 목표 로 했던 70 dbc보다 더 좋은 75 dbc 이상의 2차, 3차 고조파 억제 특성을 얻을 수 있었다. 2차, 3차 고조 파 억제 특성을 포함한 스위치 회로의 전체 특성을 동일 전력 조건(33 dbm, 35 dbm)에서 기존 논문들 [4],[14]. 의 결과와 비교하여 표 4에 나타내었다 Ⅴ. 결 론 본 논문에서는 유럽형 GSM/EGSM/DCS/PCS 의 4 중 대역에서 저손실, 고전력 특성을 갖는 SP6T 스위
phemt 공정을 이용한 저손실, 고전력 4중 대역용 SP6T 스위치 칩의 설계 및 제작 (a) 4 W 입력 전력 조건 (a) 4 W input power (a) 4 W 입력 전력 조건 (a) 4 W input power (b) 2 W 입력 전력 조건 (b) 2 W input power (b) 2 W 입력 전력 조건 (b) 2 W input power 그림 19. 미부착 샘플의 2차, 3차 고조파 억제 측정 결과 Fig. 19. The measured results of second and third harmonics suppression of the sample without versus input power. 그림 20. 부착 샘플의 2차, 3차 고조파 억제 측 정 결과 Fig. 20. The measured results of second and third harmonics suppression of the sample with versus input power. 치를 설계하였고, WIN Semiconductors사의 0.5 μm phemt 공정을 이용하여 제작하였다. 먼저 series와 mm 의 크기를 가지며, S 파라미터 특성과 전력 특성 이 평가되었다. 스위치 측정 결과, DCS/PCS 대역의 삽입 손실을 제외한 모든 성능이 설계 규격과 비교 해 만족되었으며, 우수한 격리도 특성을 확보하였 다. 또한, 전력 특성 측정 결과, 최대 입력 전력 4 W 이상의 전력에도 충분히 안정적으로 동작하였으며, 2차 및 3차 고조파 억제 특성도 75 dbc 이상으로 모 두 설계 목표를 충족하였다. 개발된 SP6T 스위치 칩 은 고대역의 RX 삽입 손실을 일부 개선할 경우 현재 상용 휴대폰에 직접 적용 가능한 수준이며, SP9T 개 발에 적극 활용될 수 있다. series-shunt 구조를 혼용하여 스위치 특성을 위한 최 적의 구조를 선택하였고, 칩 크기를 줄이기 위해 수 신단에 공통 트랜지스터를 적용하였다. 또한, 시스 템에 사용되는 입력 전력을 고려하여 ON, OFF 각 각의 상태에 대해 트랜지스터의 게이트 크기와 스 택 수를 결정하여 스위치를 설계하였다. 마지막으로 스위치 특성 개선을 위하여 피드 포워드 캐패시터, shunt 캐패시터, shunt 트랜지스터의 기생 인덕턴스 공진 기법을 사용하였다. 제작된 스위치는 1.2 1.5 2 595
韓國電磁波學會論文誌第 22 卷第 6 號 2011 年 6 月 표 4. SP6T 스위치측정결과비교 Table 4. Comparison of the measured results of the SP6T switches. Parameter Insertion loss Isolation 2nd Harmonic [dbc] 3rd Harmonic [dbc] Specification This work Ref. [4] Ref. [14] TX Low 0.50 0.3 0.7 TX High 0.57 0.45 0.7 RX Low 0.83 0.7 0.8 RX High 1.20 0.9 0.8 TX-TX Low 36.5 28 - TX-TX High 28.3 22 - TX-RX Low 40.9 33 40 TX-RX High 35.9 27 30 35 dbm TX input 82 80 73 33 dbm TX input 85 80 74 35 dbm TX input 79 80 76 33 dbm TX input 86 75 71 참고문헌 [1] D. Kelly, C. Brindle, C. Kemerling, and M. Stuber, "The state-of-the-art of silicon-on-sapphire CMOS RF switches", 2005 Compound Semiconductor Integrated Circuit Symposium Digest, pp. 200-202, Oct. 2005. [2] D. Gotch, T. Goh, and R. Jackson, "State-of-the-art loss, isolation SP6T switch for handset applications", European Conference on Wireless Technology, pp. 17-20, 2004. [3] J. Wu, S. Chen, C. Huang, C. Tang, J. Li, and C. Tsai, "phemt SP6T ICs for quadband GSM handset applications", Asia-Pacific Microwave Conference, pp. 1-4, Dec. 2007. [4] D. Prikhodko, Y. Tkachenko, S. Sprinkle, R. Carter, S. Nabokin, and J. Chiesa, "Design of a VS- WR harmonics, loss SP6T switch for GSM/ Edge applications", in Proc. 2nd European Microwave Integrated Circuits Conference, pp. 32-35, Oct. 2007. [5] K. Numata, Y. Takahashi, T. Maeda, and H. Hida, "A +2.4/0 V controlled power GaAs SPDT antenna switch IC for GSM application", IEEE RF- IC Symposium, pp. 141-144, 2002. [6] K. Chang, I. Baul, and V. Nair, RF and Microwave Circuit and Component Design for Wireless Systems, John Wiley & Sons, 2002. [7] Yibing Zhao, Shuyun Zhang, and Robert J. Mc- Morrow, "High power, linearity and insertion loss single pole double throw transmitter/receiver", US Patent 7098755, Aug. 2006. [8] K. Kawakyu, Y. Ikeda, M. Naaoka, K. Ishida, A. Kameyama, T. Nitta, M. Yoshimura, Y. Kitaura, and N. Uchitomi, "A novel resonant-type GaAs SPDT switch IC with distortion characteristics for 1.9 GHz personal handy-phone system", International Microwave Symposium Digest, pp. 249-252, Jun. 1996. [9] K. Nakahara, K. Miyaguchi, M. Hieda, H. Kurusu, Y. Iyama, and T. Takagi, "Switches with capacitor cancelled parasitic inductance of FET", International Microwave Symposium Digest, pp. 647-650, 2001. [10] http://www.rfmd.com [11] http://www.triquint.com [12] Advanced Design System 2008, Agilent. [13] http://www.winfoundry.com [14] C. Tinella, O. Richard, A. Cathelin, F. Reaute, S. Majcherczak, F. Blanchet, and D. Belot, "0.13 μm CMOS SOI SP6T antenna switch for multi-standard handset", 2006 Topical Meeting on Silicon Monolithic Integrated Circuits in RF Systems, pp. 58-61, 2006. 596
phemt 공정을이용한저손실, 고전력 4 중대역용 SP6T 스위치칩의설계및제작 권태민 2009 년 2 월 : 충남대학교전기정보통신공학부 ( 공학사 ) 2011 년 2 월 : 충남대학교전자전파정보통신공학과 ( 공학석사 ) 2011 년 1 월 ~ 현재 : LG 전자 MC 사업부연구원 [ 주관심분야 ] 초고속및초고주파집적회로, 마이크로파회로 김동욱 1996 년 8 월 : 한국과학기술원전기및전자공학과 ( 공학박사 ) 1991 년 8 월 ~2000 년 5 월 : LG 종합기술원선임연구원 2000 년 6 월 ~2002 년 8 월 : 텔레포스 ( 주 ) 연구소장 2002 년 9 월 ~2004 년 9 월 : 에스원기술연구소응용기술팀장 2009 년 6 월 ~2009 년 12 월 : 전자통신연구원초빙연구원 2010 년 1 월 ~2011 년 1 월 : UCSD 방문연구원 2004 년 10 월 ~ 현재 : 충남대학교전파공학과교수 [ 주관심분야 ] 초고속및초고주파집적회로, 마이크로파및밀리미터파전력모듈및초소형레이더모듈 박용민 2009 년 2 월 : 동아대학교전자공학과 ( 공학사 ) 2010 년 3 월 ~ 현재 : 충남대학교전자전파정보통신공학과석사과정 [ 주관심분야 ] 마이크로파회로및소형레이더모듈 597