CAE Conference 2012 Electrical CAE 기술동향 - Electronic Design Automation 이윤식박사 / 전자부품연구원 대전컨벤션센터 2012. 11. 23
0. 목차
1. CAE 란? q CAE: 컴퓨터를이용한해석, 분석등의과정을의미 Ø 제품설계, 개발분야에컴퓨터를응용하는기술로써, 컴퓨터를이용한모의실험을통해테스트기간및비용을대폭감소하는기술 Ø CAE 구조분석 30%, 유체흐름분석 20%, 동적분석 16%, 열역학분석 16% 구조분석 유체흐름분석 CAE 제조산업전분야 - 제품설계 - 제품개발 동적분석 열역학분석 선행기술, 양산지원 - 관리나지식의재사용
1. EDA 란? q EDA: class of SW for designing and producing electronic systems like computer chips Ø EDA 는반도체의설계 / 검증에필수적으로사용되며, 나노공정의발전으로활용도가급증 Ø 반도체설계방법이계층구조로구성되어, 이에연관되는계층적수준의 SW 로구성 아이디어 시스템수준설계 Chip Requirement Dev. & Review EDA, 설계방법 반도체설계분야 - 제품설계 - 제품개발 Specification 前반부설계 Floorplanning Design Entry Logic & Test Synthesis RTL Simulation & Verification 설계환경 ( 라이브러리,) 後반부설계 Pre-layout Static Timing Analysis Timing-Driven Placement Routing Gate-Level Sim. & Ver. 과거설계, IP 제조, 공정 Manufacturing Testing Post-Layout Static Timing Analysis Auto-Test Pattern Generation
1. CAE vs EDA q CAE 와 EDA 의시장규모는총 80 억불선 Ø 08년기준 CAE는미화 20억불 /4.9% 성장, EDA는미화 60억불 /8.7% 성장세 Ø CAE기업은 ANSYS사, MSC Software, Dassault Systems,Siemens PLM 등 Ø EDA기업은 Synopsys 社, Cadence 社, Mentor 社등
2. EDA 구성 q EDA 의구성은 Service, 前반부설계, 後반부설계, PCB, 반도체 IP 등을포함 Ø EDA 의 CAE 는설계방법론의전반부설계 ( 합성, 검증, 분석 ) 용 SW 지칭 Ø IC Physical 은후반부설계용 SW 지칭 ( 레이아웃설계, 검증, 추출, OPC 등 ) Source: EDA CONSORTIUM
3. EDA 의필요성 q EDA 는반도체설계복잡성, 공정기술개발의발전으로말미암아기술적 / 시장이급성장 Ø 무어의법칙, 나노공정기술의개발로필요성이급증 Ø PC->DC 의패러다임변화는매우급격한반도체기술개발 /Time-To-Market 을위한방안으로설계방법 /EDA 의획기적필요성대두 Intel 4004 (1971) 8086 (1978) 80386 (1985) Pentium (1993) Pentium4 (2000) Intel i7 (2011) 10 um 3 um 1.5 um 0.8 um 0.18um 45 nm 2,300Trs 29K 275K 3.1M 42M 731M 800KHz 10MHz 16MHz 66MHz 1.5GHz 3.5GHz
3. EDA 의필요성 - Complexity 2008 2Billion transistors Tukwila Quad Cor 2011 2.27B Trs, i7-3960x 1985 275,000 1982 134,000 386 1979 29,000 286 8088 1989 1,290,000 486 1993 3.1M+ Pentium 1995 5.5M+ Pentium Pro 1997 7.5m+ Pentium II 1999 9.5M+ Pentium III 2000 42M Pentium 4 2005 1.72B 2004 Dual Core Itanium 592M Itanium 2 (9MB cache) 2002 220M Itanium 2 Source: Intel 社홈페이지와 Mentor Graphics
1981 1983 1985 1987 1989 1991 1993 1995 1997 1999 2001 2003 2005 2007 2009 Complexity Productivity Trans./Staff - Mo. (K) 3. EDA 의필요성 - 환경 q 반도체기술의급속한발전은설계생산성, TTM 을심화 Ø Time-To-Market( 시장적기출시 ) 은관련기업의핵심 Mission Ø 설계생산성은공정기술개발대비설계력이차이에서점점심화됨. Design Productivity Gap Logic Transistor per Chip (M) 10,000 1,000 100 10 1 0.1 0.01 0.001 Logic Tr./Chip Tr./Staff Month. x x 58%/Yr. compounded Complexity growth rate x x x x x x 21%/Yr. compound Productivity growth rate 100,000 10,000 1,000 100 10 1 0.1 0.01 Time-To-Market 100.0% 80.0% 60.0% 40.0% 20.0% 0.0% 26.9% 칩제작비용 시장진입시기에따른매출손실율 47.4% 67.6% 90.8% 3 months 6 months 9 months 12 months Source : IBS, 2007 $100.0 300mm Fab Cost: 45n US3B$/ 32n US10B$ $80.0 $60.0 $40.0 $20.0 $0.0 $13.0 $12.0 $12.0 $9.0 $75.0 $10.0 $9.0 $3.0 $40.0 $6.0 $0.1 $1.0 $5.0 $5.0 $0.1 $10.0 $14.0 $21.0 180 nm 130 nm 90 nm 65 nm 45 nm 32 nm Yield Ramp-Up $5.0 $6.0 $9.0 $10.0 $12.0 $13.0 Mask Cost $0.1 $0.1 $1.0 $3.0 $9.0 $12.0 Design Cost $5.0 $10.0 $14.0 $21.0 $40.0 $75.0
4. EDA 의발전 - 1 Semiconductor Revenue (USD Billion) 450 400 350 지난 50 년간의연평균성장율 13% Digital Consumer Camera IC, LDI HDD, Flash Memory Renewable Energy Solar Cell 300 250 VCRs 200 150 100 Digital Watch Radio Transceiver Personal Computer CPU Memory Automobile Power IC Sensor Mobile Modem RF Bio-Health/Robot Bio MEMS Healthcare Chip Sensor 50 Military/Aerospace Mainframe 0 2011 2009 2007 2005 2003 2001 1999 1997 1995 1993 1991 1989 1987 1985 1983 1981 1979 1977 1975 1973 Peak Production 1975-1980 1985-1990 1990-1995 1995-2000 2000-2005 2005-2010 2010-2020 MPU Speed 8MHz-10MHz 15MHz-30MHz 50MHz-100MHz 100MHz-30MHz 300MHz-800MHz 1GHz-4GHz 10GHz-100GHz DRAM 1Kb-8Kb 64Kb-256Kb 256Kb-1Mb 1Mb-16Mb 64Mb-256Mb 1Gb-64Gb 256G Logic/Gates 100-500 gates 1,000-2,000 5,000-100,00010,000-300,000 500,000-1million ASSP/SOC LOC/NOC Process 5.0μm to 3.0μm 3.0μm to 1.0μm 1.0μm to 0.8μm 0.8μm to 0.35μm 0.35μm to 0.18μm 0.13μm to 0.10μm 0.08μm
4. EDA 발전 - 2 q EDA 시장의발전은반도체시장의발전과유사하게발전 Ø EDA 시장은 Synopsys 社, Cadence 社, Mentor 社, Magma 社 (Synopsys 사에합병 ), 臺灣 Springsoft 社 (Synopsys 사합병 ) 등이주요기업 Ø 모든기업이美國기업으로써, 국내시장규모는미화 2.5 억불수준 (2012 년도 ) 7000 Others Magma 사 Synopsys 사 Mentor 사 Cadence 사 6000 미화 M$ 5000 4000 3000 Schematic Capture Timing Simulation, DRC/LVS P&R RTL Simulation Logic Synthesis Back Annotation (iteration, 前後설계 ) VDSM(0.5mm) Methodology Synthesis 2000 년초 /130n 공정 Logic, Power Synthesis Floorplan 확대 SoC 출현, IP/Platform DM SoC 의출현 2000 Schematic Editor 1000 0 1983 1984 1985 1986 1987 1988 1989 1990 1991 1992 1993 1994 1995 1996 1997 1998 1999 2000 2001 2002 2003 2004 2005 2006 2007 2008 2009 2010
5. EDA 의기술발전 GDSII, SPICE Net-list HDL SystemC Standard On-chip Buses Transaction level Model New Abstraction Levels è New Design Languages
5. EDA 의기술발전 - 1 q 기술발전이복잡도를기하급수적으로증가시킴 Ø EDA 기술은 Timing 문제 -> 간섭 -> 전력소모 -> 수율및신뢰성확보의기술제공 Ø 90 년대중반의 0.5mm 공정은 VDSM 기술이적용 ( 배선지연이게이트지연보다큼 ) Timing Closure! Signal Integrity Power Verification Power! Verification! Yield! 250nm 180nm 130nm 90nm Clocks Power!! Verification!! Power!!! Verification!!! Software Yield 65nm 45/40nm 32/28nm Power!!! Verification!!! Software!! Variability Yield! Reliability 22/20nm Power!!! Verification!!! Software!!! Variability Yield!! Reliability! 16/14nm Cost Image Source: EETimes - Teardown Slideshow Inside the third-generation ipad, March 2012.
5. EDA 의기술발전 - 2 q 반도체기술의급속한발전은설계생산성, TTM 을심화 Ø EDA 기술은 Timing 문제 -> 간섭 -> 전력소모 -> 수율및신뢰성확보의기술제공 Ø 90 년대중반의 0.5mm 공정은 VDSM 기술이적용 ( 배선지연이게이트지연보다큼 ) Technology Frequency Metal Layer 1982 1992 2002 3um 0.5um 0.13um 20MHz 80MHz 500MHz 1 layer 2 layers 8 layers 50K 500K 5M 2012 220nm 3.70GHz 20 layers 2.27B
6. EDA 최근동향 120 100 80 60 40 q PC->DC 의패러다임변화와그린기술의요구는 SoC 의출현과연관기술필요 Ø 00 년초에휴대기기의출현은고성능외에저전력기술이필요 Ø SoC 는 SW 기술을포함하여시스템으로구현 [M units] (%) 100 100 50 50 Market Structure Shift PC DC '98 '00 '02 0 0 1 2 3 4 5 6 -Personal/Internet/Terminal DC LSI Market Size (B$) 1400 1200 1000 800 600 400 SOC Era has come. World Wide Semiconductor Market Size SoC Market Size 20 PC 0 '98 '99 '00 '01 '02 '03 200 0 1991 '93 '95 '97 '99 2001 '03 '05 '07 '09 '11
6. EDA 최근동향 SoC 예제 Logic Cell Library From Memory Compiler Analog IP Block IO Cells : Custom Design
6. EDA 최근동향
6. EDA 최근동향 - 시스템기반설계 q Schematic 기반 -> 언어기반 -> 시스템기반설계로변경 Ø 회로도 ->Verilog, VHDL 에서시스템레벨의 SystemC, SystemVerilog 로 Ø 연동된 Verification 기술도 Abstraction 레벨과연동되어성능향상
6. EDA 최근동향 반도체 IP 기반설계 q 반도체 IP 는 정형화된반도체회로도면 으로써, 반도체칩의기능을담당 Ø 반도체 IP 는칩에서블록으로장착되어기능을수행 Ø 반도체 IP 의명세, 회로블록을이용하여지적재산권으로등록, 비즈니스화
6. EDA 최근동향 플랫폼기반설계 q 신속한파생제품에대한요구와 TTM, DFM 은기본플랫폼의구성으로대응 Ø 기본플랫폼은정형화된회로블록인반도체 IP 를기본요소로활용하여설계하고, 신속한파생제품은반도체 IP 기반설계로대응 Ø 반도체 IP 의확보및활용기술로차별화된상용제품의신속출시가가능
7. 결론 q 반도체비즈니스방법에대한방안모색 Ø 칩제작비의고비용은팹리스기업의칩리스화 Ø 가치사슬구조에따른사업방안의모색필요 Ø 대기업-중견 / 중소기업모델 Ø 세트기업, 부품기업의역할인식 / 분담 q 반도체임베디드 SW 에대응급선무 Ø 반도체설계에서 SW의비중이급증 Ø 2000년후반에는 SW비중이 HW비중보다큼 Ø Embedded Software Automation(ESA) 방안출현 SW vs HW 비용비율