PowerPoint 프레젠테이션

Size: px

Start display at page:

Download "PowerPoint 프레젠테이션"

병찬 강전
5 years ago
Views:

1 전자공학세미나 VLSI 신호처리 정진균

2 Contents Introduction to IC 트랜지스터 (MOS) IC 설계과정 신호처리 : Fourier 변환 결론

3 집적회로 (IC) 란? IC : Integrated Circuit 의약자 여러개의전기회로소자들을하나의기판에집적한것 경량화, 소형화, 저전력소모, 안정성 오늘날의전자, 정보통신 : IC 제작 / 설계기술의 발전이없었으면불가능! 집채만한컴퓨터? 트럭으로나운반할수있는휴대전화? Introduction to IC

4 900 년대전반에는진공관사용 - large, expensive, power-hungry, unreliable 947 년트랜지스터발명 - 미국 Bell Lab 의 John Bardeen, Walter Brattain 트랜지스터 types: - Bipolar : 고속 - MOS : 저전력, 고집적 VLSI 에적합 IC 의시작 : 트랜지스터의발명

5 MOS 트랜지스터 = 스위치 MOS 트랜지스터 : 전기적으로조절되는스위치 gate 단자의전압이 source 와 drain 단자사이의통로를 on 또는 off g = 0 g = nmos g d s d s OFF d s ON pmos g d s d s ON d s OFF

6 IC 회로 : NMOS 와 PMOS 의연결로구성 Inverter 회로 V DD A Y A Y 심볼 GND 트랜지스터표현 레이아웃

7 트랜지스터개수에따른 IC 분류 SSI (Small Scale IC) : ~00 개 MSI (Medium Scale IC) : 00~000 개 LSI (Large Scale IC) : 000~0만개 VLSI (Very Large Scale IC) : 0만 ~00만개 ULSI (Ultra Large Scale IC) : 00만 ~ 0억개 GSI (Giga Scale IC) : 0억개이상 RLSI (Ridiculously Large Scale IC) : Next to GSI

8 IC 설계의 예() Intel 4004 Micro-Processor 97 2,300 transistors 92.6KHz PMOS 3 mm X 4 mm 5V DC

9 IC 설계의예 (2) Pentium IV 42 million transistors 0.8 micron.5 GHz

10 Transistor Counts Moore s Law : 트랜지스터집적도는.5 년마다두배씩증가 Transistors (MT) X growth in.5 years! 0 P6 Pentium proc Year

11 Frequency (Speed) Frequency (Mhz) Doubles every 2 years P6 Pentium proc Year

12 Wafer 본래 Wafer 란? 밀가루, 우유, 달걀노른자등을섞어만든비스킷을일컬음 일본에서 Wafers를웨하스로발음하면서그대로전해져옴 Wafer 를쪼개어서 IC 소자제작 한장의 Wafer를이용하여몇개의소자를만들어내느냐가 IC소자생산량을결정

13 Dies per Wafer 하나의 Die 의 Size 가줄어들면줄어들수록 Dies Per Wafer 의개수는기하급수적으로늘어나게됨 A Die

14 Analog / Digital Analog 모든순간에정의되며가질수있는값이연속적 Digital 특정순간에만값이정의되며가질수있는값이한정됨 ( 예 : 0 or 값만가질수있음 ) a(t) d(n) t n

15 Analog/Digital IC Analog IC Analog 신호의처리 시스템의입, 출력회로용 고속, 고전류용 잡음에약함 Digital IC 디지털신호의처리 논리연산, 시스템내부데이터처리 IC산업의많은부분을차지하고있음 대규모집적가능, 저전력, 잡음에강함 Analog IC에비해서느린동작속도

16 IC 설계과정 () Front-end Design IC 설계사양 행위수준설계 레지스터수준설계 Functional spec I/O Signal spec Test plan :-C -HDL(Behavioral) : -HDL(RTL) 게이트수준설계 :-Synthesis from HDL -Logic Timing Simulation Back-end Design 배치배선설계 제조공정 :-Placement & Routing -Post-simulation 시험 :-Chip test( 기능,fault) -System 실장 Test

17 IC 디자인레벨 SYSTEM + MODULE GATE CIRCUIT S n+ G DEVICE D n+

18 IC 설계사양 ( 스펙 ) - 칩의기능, 속도등스펙의지정 행위수준설계 IC 설계과정 (2) - 칩의기능적인면을우선적으로고려하여칩의행위동작을중심으로설계하고검증 (C 등 executable program 사용 ) 레지스터수준설계 - 칩을기능블록별로분리하여논리합성이가능하도록레지스터수준에서설계 - HDL(Hardware Description Language) 사용

19 IC 설계과정 (3) 게이트수준설계 - 논리합성과정을통해논리게이트수준의설계를수행 - 논리합성은 HDL 로표현된설계내용을 CAD 툴을이용논리게이트로변환하는것 - 논리게이트로합성할때실제제조할공정의특성에맞는게이트라이브러리사용 - 각게이트의연산지연정보가포함되어어느정도정확한타이밍을고려한 시뮬레이션수행가능 배치배선설계 - 각게이트들을실리콘기판위에배치 (placement) 하고배선 (routing) - 칩으로제작하기위한모든물리적위치및연결정보가결정되기때문에각게이트 의연산지연뿐아니라각공정특성에맞는연결지연값계산가능 - 배치배선에의해발생한연결지연정보를포함하여타이밍시뮬레이션을수행하는 과정 : 포스트시뮬레이션 - 실제구현될칩과동일한환경에서설계검증

20 IC 설계과정 (4) TR이나 Gate Level로 Design한결과를이용하여 Place & Route (Layout) Analog : Auto Layout 불가능 Digital : Auto Layout이가능하지만동작속도, 전력소비, 또는면적등에제약이있을경우직접 Layout하는것을원칙으로함 Layout한결과를이용하여실제제작 공장에서의자동화작업

21 Hardware Description Language (HDL) () A language used to describe a digital system Two major HDL s: Verilog: IEEE standard in 995 (C-like) VHDL: IEEE standard in 987 (Ada-like) Advantages 복잡한시스템의설계 IEEE 표준으로제정되어대부분의업체가표준설계방식을지원하므로특정 ASIC 업체의기술이나공정에무관하게사용가능

22 Hardware Description Language (HDL) (2) Advantages 다양한레벨의디자인및혼합가능 (switches, gates, RTL, behavioral) Functional verification 용이 주석을단문장으로회로설계 : 회로의설계및 debug 용이 Verilog: originated in 983 at Gateway Design Automation, now a part of Cadence Design Systems

23 HDL 설계예 : MAX+plusII 시작

24 MAX+plusII 초기화면

25 새파일 새파일만들기 새파일선택

26 Text editor 화면

27 CPLD 의 device 선택

28 컴파일하기

29 컴파일실행, 완료화면

30 Waveform 작성

31 Waveform 작성과 node 불러오기

32 Waveform 작성을위한 node 입력 box

33 Waveform editor 에 signal 입력및저장

34 Simulator 의시작

35 시뮬레이션완료

36 지연시간분석

37 입출력간지연시간

38 Verilog 를이용한회로설계 Verilog HDL 의처음작업 : module( 설계의단위 ) 의정의 Module 정의 : Module 이름정의 입출력신호선언 ( 포트선언 ) Module 내부구조표현 입력신호 a b module and_2 내부구조 출력신호 y

39 모듈문의형식 module 모듈이름 ( 포트목록 ); 포트선언 ; register 선언 ; wire 선언 ; parameter 선언 ; 회로기능표현 primitive operator assign 문 function 문 always 문하위모듈호출등 endmodule

40 예제 : Half Adder 게이트를이용한모델링예 module H_ADD (X, Y, C, S); // 모듈의시작, 세미콜론있는것에주의 input X, Y; // 입력신호 output C, S; // 출력신호 endmodule and U (C, X, Y); // X, Y 를 AND 해서 C 로출력 xor U2 (S, X, Y); // X, Y 를 XOR 해서 S 로출력 연속할당문을이용한모델링예 module H_ADD (X, Y, C, S); input X, Y; output C, S; // 모듈끝, 세미콜론이없는것에주의 assign C = X & Y; // X, Y 를 AND 해서 C 로출력 assign S = X ^ Y; // X, Y 를 XOR 해서 S 로출력 endmodule

41 Layout 의예 여러가지의 Metal이용 각각의 Metal 색깔로구분 계산된 Wire의두께, 또는 TR의 Size에의하여 Metal 의두께결정 Crosstalk 등잡음에영향을덜받도록 Layout하여야함

42 주문형 IC (ASIC) ASIC : - Application Specific Integrated Circuit - 사용자명세에따르는집적회로 - Full custom, semi custom 디자인방식

43 Full Custom 설계 Full Custom Design 수동레이아웃 최소의면적 설계기간이길어짐 개발비용증가 Analog ASIC 의경우 Full Custom 에해당

44 Semi Custom Design Semi Custom 설계 이미검증된표준셀라이브러리를사용하여설계 Placement & Routing 은수동또는자동으로실시 Full Custom Design에비해설계기간단축 Full Custom Design보다작은집적도 Digital ASIC 의경우 Semi Custom 에해당

45 실제제작된 Chip 의모습 (Packaging 후 ) ASIC 설계의예 : FFT ( 전자공학전공졸업생작품 ) 삼성라이브러리사용 0.35 um 공정 V DD : 3.3 V Area : 2 만 Cells 동작주파수 : 50MHz I/O Pin : 208 개

46 VLSI 신호처리 VLSI 설계기술과아울러다양한신호처리에대한지식필요 신호처리, 통신시스템에대한지식이있을때보다경쟁력있는칩설계가능 신호처리의대표적알고리즘 : Fourier Transform

47 Fourier 변환의핵심 : 임의의 signal 을기본 signal 들을이용하여표현 Ex: 차연립방정식 a+b+c=7 2 a-b+c=5 3 a-b-c= +2 : 2a+2c=2 a+c=6 +3 : 2a=8 a=4 c=2 2 : 4-b+2=5 b= a b c = 4 2 Ex: 차연립방정식 a+b+c=3 2 a-b+c= 3 a-b-c=- +2 : 2a+2c=4 a+c=2 +3 : 2a=2 a= c= 2 : -b+= b= a b c =

48 연립방정식의다른표현 a b c 7 a b c a b c = + + = a b c af + bf + cf = F 2 3 2, 3 2, 3 f f f F 2 3 임의의 signal 임의의함수 F를 f, f f세개의함수를이용하여전개. 계수 abc,, f, f f : basis 7 5 f - f 2 - f 3 f, f f : basis 2, 3

49 구간이 4 인 basis: 구간이 4 인 함수전개에필요 f3 = - - f = - f f 2 4 = = F = af+ a2f2 + a3f3 + a4f4 구간 = 4 인어떤함수 F도 f, f, f, f 이용표현가능 4 n= n= F = a f a ~ a : 연립방정식의해 N n n 4 F = a f N = large 연립방정식불편 n n a n 의쉬운계산방법 0, ( i j) fi f j dx = nonzero, i = j f, f : orthogonal i j?

50 f *f 2 = ( ) f *f 3 - (f 2 *f 4 ) f *f 4 Orthogonality 를이용한계수계산 () x f 적분 =0 2 *f 3 = x 적분 =0 - f 3 *f 4 = - x 적분 =0 a 구할때 Ff dx = a f f dx + a f f dx + a f f dx + a f f dx ff dx 2 2 i = a f f dx + a f f dx+ a f f dx+ a f f dx Ff dx a = a = a = Ff dx i i ffdx i Ff dx f f dx F = af+ a2f2 + a3f3 + a4f4

51 ex) Orthogonality 를이용한계수계산 (2) a : Ff 3 F = = a + a 2 + a 3 + a f f Ff dx = = 8 8 ffdx = = 4 a = = 4 2

52 Periodic DT signal n 주기 N=4 DT 주기신호를기본주파수 2π ( w0 = ) N 와그정수배에 해당하는주파수 ( 고조파 ) 의 complex exponential 로표현 DT Fourier series 주기신호 : 기본주파수와그정수배에해당하는주파수 밖에가질수없다. Why?

53 주파수가정수배인신호들 : 주기가같다! T 0 : 0 T 0 t T 0 : 2 T 0 : T0 3 T0 주기 = 인신호 2 T T 0 2 = 주기의정수배도주기이므로 T0 주기 = 인신호 3 T0 3 = T0도주기 3 0 T 2 T 0 T 0 0 T0 3 T 도주기 T0 2 t t T 0 안에신호가정확히포함 (T 0 마다동일신호반복 ) 합 : T 0 의주기신호

54 만일정수배가아닌 3 2π Ω0포함한다면, Ω 0 = T 정수배아닌주파수포함한다면 주기 0 T 0 2T T 0 3 T 0 T 안에정확히포함안함 T 0 0 의주기신호불가

55 Fourier series () 2π DT 에서 ( w0 = ) 와그고조파로구성된 complex exponential 의갯수=N N jw0n w e e 0 2 π =, = N 2π 2 0 = 2, = N j2wn 0 w e e 2π j n N 2π j 2n N ( N ) w, e = e Nw j( N ) wn 0 N 2π j Nn N, e = 2 π j ( N ) n 2π 2π j ( N+ ) n j n N N ( N + ) w, e = e Basis 가 N 개만존재하므로 N 개의 basis 를이용하여합성

56 Fourier series (2) DTFS 주기신호이므로한주기합성하면모든주기가합성된것 주기신호 ~ xn ( ) = N k = 0 ae k 2π j kn N : synthesis equation a k = N N ~ n= 0 xne ( ) 2π j kn N : analysis equation

57 2 2 π j kn 4 주기구간= e, k = 0,, 2,3 을이용표현 주기 N=4 0 2π 2π 2π 2 π j 0 n j () n j (2) n 4 4 j 4 e, e, e j (3) n 4 = = = j, e = n n n j ( ) n = = = ( j) = j j 2 j j = a + a + a + a 0 j j Fourier series example ~ ( ) xn 2 n

58 Fourier series 계수계산 a 0 : 2 = + 2+ = 4 = = 4 0 j = + = 0 = + = 0 j j 4 = a 0(4) = j + j = 0 4 a0 = = j [ ] [ ] [ ] j j [ ] [ ] 4

59 Fourier 변환 - Orthogonality 이용하여계산간편 - 신호의빠르게변하는정도 ( 주파수성분의크기 ) 표현 - 주기신호 : Fourier series - 비주기신호 : Fourier transform - 신호처리의핵심 - Discrete time Fourier transform의고속계산 : FFT

60 반도체산업 반도체산업은통신, 컴퓨터, 가전, 자동차등산업전반에걸쳐사용되고고부가가치산업 세계반도체시장은 2004~200년까지 6.4% 의연평균성장률로성장할것으로예상되며, 200년에는매출액이 380억달러에이를것으로전망 아시아태평양지역에서의반도체시장은 2004년에전년대비 25.7% 증가한 024억달러규모에달하며, 200년에는 666억달러에달할것으로예측 비메모리반도체는세계반도체시장의 80% 가량을차지하고있으나한국내에서는 D램과플래시메모리등에압도돼상대적으로저조

61 결론 국내에서는전통강세인메모리분야에서비메모리분야로산업비중이확대되고있는추세 정보통신사회가유무선통합, 멀티미디어화, 지능화, 개인화, 인간화의방향으로진화해나아가면서그것의근간이되는반도체기술도시스템기능이하나의칩으로통합되는단일칩시스템 (SOC:System-On-a-Chip) 화하는방향으로발전 반도체설계기술은단기적인교육으로인력이양성되는것이아니라체계적이고장기적인교육을통하여양성된고급인력이필요한분야

Microsoft PowerPoint - ICCAD_Analog_lec01.ppt [호환 모드]

Microsoft PowerPoint - ICCAD_Analog_lec01.ppt [호환 모드] Chapter 1. Hspice IC CAD 실험 Analog part 1 Digital circuit design 2 Layout? MOSFET! Symbol Layout Physical structure 3 Digital circuit design Verilog 를이용한 coding 및 function 확인 Computer 가알아서해주는 gate level