6 차량배터리센서용 Analog Front-End IC 설계여재진외 논문 2011-48SD-10-2 차량배터리센서용 Analog Front-End IC 설계 (Analog Front-End IC for Automotive Battery Sensor ) 여재진 *, 정봉용 *, 노정진 ** * (Jaejin Yeo, Bongyong Jeong, and Jeongjin Roh ) 요 약 본논문에서는배터리의전류, 전압을측정하기위한 analog front-end IC 를설계하였다. 회로는크게 programmable gain instrumentation amplifier (PGIA) 와델타 - 시그마모듈레이터로구성되어있다. 델타 - 시그마모듈레이터는 2 차단일비트구조이고 0.25 μm CMOS 공정을사용하였다. 설계된회로는오버샘플링비율이 256 일때 2 khz신호대역에서 signal-to-noise ratio (SNR) 는 82 db의성능을가지고, differential nonlinearity (DNL) 은 ± 0.3 LSB (16bit 기준 ), integral nonlinearity (INL) 은 ± 0.5 LSB 이다. 전체소비전력은 4.5 mw이다. Abstract This paper presents the design of the battery sensor IC for instrumentation of current, voltage using delta-sigma ADC. The proposed circuit consists of programmable gain instrumentation amplifier (PGIA) and second-order discrete-time delta-sigma modulator with 1-bit quantization were fabricated by a 0.25 μm CMOS technology. Design circuit show that the modulator achieves 82 db signal-to-noise ratio (SNR) over a 2 khz signal bandwidth with an oversampling ratio (OSR) of 256 and differential nonlinearity (DNL) of ± 0.3 LSB, integral nonlinearity (INL) of ± 0.5 LSB. Power consumption is 4.5 mw. Keywords : PGIA, delta-sigma, SOC. Ⅰ. 서론 최근지구온난화등의환경문제및화석연료고갈문제등에대처하기위해친환경자동차의개발이대두되고있다. 또한선진각국정부의온실가스감축과에너지자립노력의하나로자동차의연비및배기가스규제는갈수록강화되고있다. 이에따라기존의내연기관자동차를무 저공해자동차로의변화를요구하고 * 학생회원, ** 정회원, 한양대학교통신공학과 (Dep. of Electronic, Electrical, Control and Instrumentation Engineering, Hanyang Univ.) 본연구는지식경제부및정보통신산업진흥원의대학 IT연구센터지원사업의연구결과로수행되었으며 (NIPA-2011-C1090-1101-0003), 이논문은 2011년도정부 ( 교육과학기술부 ) 의재원으로한국연구재단의기초연구사업지원을받아수행된것임 (2011-0026001) 접수일자 : 2011년6월30일, 수정완료일 : 2011년10월10일 있다. 이러한변화의강력한대안이전기자동차의개발이다 [1]. 전기자동차는말그대로전기를동력원으로움직이는차량을말하며, 전기배터리와전기모터를사용하는자동차를 battery electronic vehicle (BEV) 라고도불린다. 그림 1은전기자동차시스템구성을나타낸것이다. 전기자동차는크게전동기, 전동기제어기, 배터리및충전장치로구성되어있다. 이중배터리는전기자동차개발에영향을미치는가장대표적인문제이다. 전기자동차의배터리성능은에너지밀도와출력으로볼수있다. 하지만현재배터리기술은이두성능지표가 trade-off 관계에있다. 과거고성능전지는소형기기에주로적용하였다. 그러다보니에너지밀도에치우친기술개발이이루어졌다. 이와같은이유로전기자동차에적합한출력과용량모두를높일수있는배터리솔류션개발이아직 (532)
2011 년 10 월전자공학회논문지제 48 권 SD 편제 10 호 7 그림 1. 전기자동차시스템구성도 [3] Fig. 1. Eletronic vehicle organization [3]. 까지는미흡한게현실이다. 이에따라배터리에대한안정성이나신뢰성문제가확실하게검증되지않은상황이다. 현제배터리에사용되는기술유형으로는리튬이온이가장적합한솔류션으로평가받고있다. 그러나리듐이온배터리를사용하는모바일 IT 기기에서간간히폭발사고가발생하고있기때문에 IT 모바일기기보다더많은배터리를싣고다니는전기자동차는배터리의폭발사고의위험성이더크다고할수있다. 이에따라배터리제조회사들도배터리의안정성문제에상당한노력을기울이고있고, 그노력중하나가 Battery management system (BMS) 개발을통한안정성확보이다 [2]. BMS 는배터리의파손방지, 수명연장등, 전기자동차의기능적인요구사항을만족시킬수있는상태로배터리를유지하는것이목적이다. 이목적을달성하기위해서배터리의전압, 전류및온도특성을이용하여배터리의입 출력 ( 충 방전 ) 을제어한다. 따라서배터리가최적의동작상태를유지하도록하기위해 BMS 는배터리의특성을측정하기위한전류센서, 전압센서, 온도센서 IC 가필요하게된다 [4]. 이로인해배터리의전류, 전압및온도를측정하여관리해주는자동차용센서소자의수요가증가되고있다. 이와같이센서기능소자의수요와관심이커지면서 system-on-a-chip (SOC) 센서인터페이스구현을위한고성능의 ADC 에대한요구도증가하고있다. 또한단일칩에센서집적도가높아지고, 다기능화기술들이융합해가는추세에따라높은해상도를유지하는 ADC 가절실히요구된다. 델타-시그마 ADC 는고해상도오디오코덱에서많이사용하는기술로오디오대역내의비선형성분을제거시키는노이즈쉐이핑특성을가지고있다. 이와같은이유로인해저주파수대역에서타구조에비해높은해상도를얻을수있다 [5]. 따라서델타-시그마 ADC 는센서인터페이스의고성능화를충족시키는데매우적합한특징을갖는다. 또한델타-시그마방식의 ADC 는오버샘플링방식을사용하기때문에 anti-aliasing filter 설계에대한조건이크게완화된다. 이는 antialiasing filter 에서사용되는전력소모와면적을크게줄여준다 [6]. 이런이유로인해델타-시그마 ADC 를이용하여배터리의특성을측정하기위한센서 IC 를개발하였다. 본논문의나머지구성은다음과같다. Ⅱ장에서는설계된배터리센서용 IC 구조를설명하고, Ⅲ장에서는 programmable gain instrumentation amplifier (PGIA) 구조및회로구현에대해설명하였다. Ⅳ장에서는 2 차이산-시간델타-시그마모듈레이터의구조및회로구현에대해설명하였고, Ⅴ장에서는설계된배터리센서용델타-시그마 ADC 에대한측정결과를나타내었다. 마지막으로 Ⅵ장에서는측정결과를바탕으로결론을요약하였다. Ⅱ. 배터리센서 IC 구조 그림 2는본연구를통해개발한배터리센서용델타 -시그마 ADC 회로이다. 그림 2. (a) 는배터리전류를 Automobile electric device Battery cell 100 μω Shunt resistor Temperature sensor Level shifter R1 R2 R3 Buff Buff Buff PGIA (a) (b) Deltasigma modulator Deltasigma modulator Digital block 그림 2. 배터리센서 IC (a) 전류채널 ADC 회로 (b) 전압채널 ADC 회로 Fig. 2. Battery sensor IC. (a) Current channel ADC circuit. (b) Voltage channel ADC circuit. (533)
8 차량배터리센서용 Analog Front-End IC 설계여재진외 측정하기위한전류채널 ADC 이다. 설계된회로는 programmable gain instrumentation amplifier (PGIA), 델타-시그마모듈레이터로구성되어있다 [7]. 차량용배터리에흐르는전류는배터리종류에따라전류크기가 800 A 이상이다. 이와같이큰전류가흐르기때문에일반적인전류계로측정하기어렵다. 따라서 shunt 저항을사용하여전류를측정하였다. 먼저차량용배터리에흐르는전류는외부 100 µω shunt 저항을사용하여전압으로변경된다. 그림 3은배터리의전류, shunt 저항의양단의전압, level shifter 출력전압의변화를나타내고있다. 그림 3에서보는바와같이배터리전류크기는고정된것이아니다. 차량용배터리는차량운행중에충전과방전을반복하고있기때문에전류의크기가가변하고있다. 이때 shunt 저항에의해변경된전압은 ± 200 mv의입력신호범위를갖고감지된다. 이와같은이유때문에 level shifter 를사용하여입력받은신호레벨을입력공통모드전압레벨인 1.25 V 근처까지올려주고있다. 또한입력받은신호크기가작고, 신호의주파수가 DC 신호에가깝기때문에 flicker noise 를작게하기위해, level shifter 입력트랜지스터의사이즈를크게하였다. 다음으로 PGIA 회로는 level shifter 에서전달된신 Car speed ( Km/h ) 80 60 40 20 0 Battery current ( A ) 0 호의크기를증폭시켜델타-시그마모듈레이터에전달하는역할을한다. 이때차량용배터리의전류크기는 ± 1 A 부터 ± 1500 A 까지가변할수있다. 따라서이와같은전류크기변화에도개발된칩이적용될수있도록, 설계된 PGIA 회로는 1배부터 512배까지이득을조절할수있다. 마지막으로델타-시그마모듈레이터는 PGIA 회로에서전달된신호를받아디지털로변환한다. 델타-시그마모듈레이터는 2차단일비트구조이며, oversampling ratio (OSR) 은 256이다. 그림 2. (b) 의전압채널 ADC 는배터리전압, 배터리외부온도, 배터리내부온도를측정하기위한목적으로사용된다. 먼저배터리의전압을측정하기위해그림 2. (b) 의저항네트워크를구성하였다. 배터리전압은 R1, R2, R3 의저항에의해감지된다. 이때저항에의해감지된배터리전압이델타-시그마모듈레이터의입력공통모드전압레벨범위에들어갈수있도록전압크기를감쇠하고있다. 또한전압을감지하기위한저항네트워크에서낭비되는파워를작게하기위해저항값을크게하였다. 이를위한저항비율은 R1 = 45 * R, R2 = 2 * R, R3 = R 그리고 R = 70 kω로하였다. 다음으로감지된전압을손실없이다음단으로보내기위해버퍼를추가하였다. 이렇게버퍼를통과한전압은델타-시그마모듈레이터에서디지털로변환된다. 마지막으로그림 2. (b) 의온도센서는배터리의내부, 외부온도를감지하고앞에서논한것과같은방법으로디지털로변환된다. 전압채널 ADC 의델타-시그마모듈레이터는전류채널 ADC 와전압채널 ADC 에서동일하게사용된다. 지금까지전체회로동작에대해서알아보았다. 다음으로 Ⅲ장, Ⅳ장에서는설계된회로에대해서자세히논하겠다. Shunt resistance ( mv ) + 200 0 V -200 Level shifter output ( V ) 1.45 1.25 1.05 Discharging 그림 3. Battery 전류변화 [8] Fig. 3. Variation of battery current [8]. Charging Ⅲ. PIGA 구조및회로구현 1. Programmable gain instrumentation 증폭기그림 4는 level shifter와 instrumentation 증폭기를사용한 PGIA 회로이다 [9]. 입력임피던스를크게하기위해서 instrumentation 증폭기를사용하였고, 이득을조절하기위한 PGIA 회로를구현하였다. 그림 4의 R1, R2, R3, R4 저항은전체저항네트워크를간략화한것이다. 앞에서논한것과같이차량용배터리에흐르는전류는 shunt 저항을사용하여감지된다. 이때감지된전 (534)
2011 년 10 월전자공학회논문지제 48 권 SD 편제 10 호 9 INN INP Level shifter V1 V2 + - - + A1 A2 R2 2R1 R2 R3 R3 - + R4 A3 R4 Vcm 그림 4. Level shifter 와 PGIA 회로 Fig. 4. Level shifter and PGIA circuit. OUTP R5 Vcm - + R5 A4 OUTN 압은충 방전에따라양의값과음의값을갖게된다. 이와같은이유때문에 level shifter 를사용하여입력받은신호레벨을입력공통모드전압레벨인 1.25 V 근처까지올려주고있다. 이때외부 100 µω shunt 저항을통해감지된전압은 ± 200 mv로작은신호범위를갖게된다. 따라서감지된전압크기가작기때문에이득을조절하기위한 PGIA 회로를구현하였다. 그림 4의 OUTP 출력은델타-시그마모듈레이터의입력으로연결된다. 따라서 shunt 저항에의해감지된신호의스윙폭이델타-시그마모듈레이터의최대입력범위까지스윙할수있도록저항크기를조절하여신호의크기를바꾸게된다. 설계된 PGIA 회로는 1배부터 512배까지이득을조절할수있고, 저항의비로이득이결정된다. 이때 PGIA 회로의이득은첫째단 (A1, A2) 과둘째단 (A3) 의곱으로정해진다. 이렇게두단의곱으로이득을조절했을때의장점은첫째단 (A1, A2) 과둘째단 (A3) 의곱으로이득이결정되기때문에그림 4의증폭기로만이득을조절했을때보다저항의크기를작게가져갈수있다. 또한첫째단의스윙폭을고려하여둘째단에서도적절한증폭률을설정해주고있다 [10~11]. 다음으로그림 4의 level shifter 출력은그림 4의 A1, A2 증폭기의게이트로연결된다. 따라서게이트의입력은무한대의임피던스를갖기때문에 level shifter의출력을손실없이다음단으로전달할수있다. 델타-시그마모듈레이터에사용된적분기는노이즈및하모닉을줄이기위해차동증폭기를사용하였다. 이때차동신호를만들어주기위한방법으로그림 4 의 A4 의증폭기를추가하였다. 따라서추가된 A4 증폭기에의해 OUTP 와위상만반대인 OUTN 이만들어진다. 그림 4의 R5 저항은그림 4의 A4의증폭기의출력임피던스를고려하여저항값을정하였다. 마지막으로그림 4의 A1 과 A2 증폭기의두입력사 이에는 virtual ground 가된다. 따라서 A1 과 A2 증폭기출력에는같은공통모드전압이나오게된다. 또한그림 4의 A3 증폭기의입력은 level shifter 의출력전압과공통모드전압 (Vcm) 이다. 따라서그림 4의 A3 와 A4 증폭기는입력공통모드전압레벨과출력의공통모드전압레벨을다르게가져갈수있다. 이와같은이유로인해 level shift 출력의공통모드전압변화를 instrumentation 증폭기를사용하여공통모드전압이델타-시그마입력공통모드전압인 1.25 V 되도록하였다. 이때그림 4의 Vcm 값은 1.25 V 를넣어주고있으며, 그림 4의 Vcm 을조절하여공통모드전압레벨을조절할수있다. 2. Single-ended folded cascode 2 단증폭기 그림 5는 PGIA 회로에사용된 folded cascode 구조의 single-ended 2단증폭기이다. PGIA 회로에서정확하게이득을조절하기위해서는증폭기가높은이득을필요로한다. 따라서 cascode 구조에 2단증폭기를설계하여 100 db의높은이득을갖도록하였다. 또한 folded 구조를사용하여입력스윙폭을크게가질수있도록하였다. 이때 2 단에서나타나는안전성문제를해결하기위해 RC 밀러보상을통해위상여유가약 55 정도되도록하였다. 그림 6은 AC 시뮬레이션결과이다. AC 시뮬레이션시로드커패시터값은 0.5 pf, 로드저항값은워스트케이스인 40 kω로하였다. 이때 DC 이득은 100 db, unity gain frequency 는약 40 MHz정도이다. 증폭기의 VDD Vin- M1 Ib M2 Vin+ VB1 VB2 그림 5. Single-ended folded cascode 2단증폭기회로 Fig. 5. Single-ended folded cascode 2nd-stage amplifier circuit. M7 M9 M3 M5 M4 M6 M8 M10 Rc Cc M11 M12 Vout (535)
10 차량배터리센서용 Analog Front-End IC 설계여재진외 그림 6. Folded cascode 2단증폭기 AC 시뮬레이션결 과 Fig. 6. AC simulation result of folded cascode 2nd-stage amplifier. 표 1. 시뮬레이션결과요약 Table 1. Summery of simulation result. Parameter Value 공급전압 2.5 V 전류소모 310 μa DC 이득 100 db Unity gain frequency 40 MHz 위상여유 55 전류소모는 310 μa이다. Single-ended folded cascode 2단증폭기의시뮬레이션결과는표 1에요약하였다. Ⅳ. 2차이산-시간델타-시그마모듈레이터의구조및회로구현 DAC 가포함되어있다. 2차이산-시간델타-시그마모듈레이터의계수값은 MATLAB 시뮬레이션을통해 0.5로구하였다. 그리고적분기는델타-시그마클럭에따라번갈아들어가는이중샘플링 (double sampling) 기법을사용하여입력이 2배가되는효과가나타나게하였다 [12~13]. 따라서커패시터계수값을반으로해주었다. 이중샘플링기법은 PGIA 회로의로드로작용하는샘플링커패시터의전압변화로인한영향을최소한으로해주는역할도한다. 또한적분기에사용된증폭기의스윙폭제한을고려해 dynamic range scaling 을해주게된다. 이로인해계수값이다시반으로줄어들게된다. 따라서이중샘플링과 dynamic range scaling 으로인해샘플링커패시터와적분기의커패시터비율이 1 : 8이되고, 샘플링커패시터가 2 pf이므로적분기의커패시터는 16 pf이되게된다. 두번째적분기는첫번째적분기에서 dynamic range scaling 으로인해반으로작아진신호를 2배해주어야하므로샘플링커패시터가 2배큰 4 pf이된다. 2. Fully differential folded cascode 1단증폭기그림 8은적분기에사용된 folded cascode 구조의 fully differential 1단증폭기이다. 이와같은구조는실리콘기판잡음및전원전압잡음에대한영향이적고 single-ended 증폭기에비해출력스윙폭이 2배증가되기때문에보다높은 dynamic range 를얻을수있다. 이때 fully differential 회로는 single-ended 회로와 1. 2차이산-시간델타-시그마모듈레이터그림 7은 2차델타-시그마모듈레이터블록도를보여준다. 모듈레이터는루프필터와비교기, 그리고피드백패스로구성되어있다. 이때출력신호는입력신호와달리디지털신호이므로피드백패스내부에는 VDD Ib VB1 VB2 OUTP M3 M5 M4 M6 OUTN U(z) - 0.25 Gain z -1-1 0.5 1-z Gain - 0.25 Gain z -1 1-z -1 E(z) 1-bit D / A Y(z) INN M1 M2 INP VB3 VB4 M11 CMFB M7 M8 M9 M10 M12 CMFB 그림 7. 2차델타-시그마모듈레이터블록도 Fig. 7. Block diagram of 2nd-order delta-sigma modulator. 그림 8. 1단차동증폭기회로 Fig. 8. 1st-stage differential amplifier circuit. (536)
2011 년 10 월전자공학회논문지제 48 권 SD 편제 10 호 11 VCM BIAS_CMFB Ø2d C1 Ø2 Ø 1d Ø1 C2 OUTP CMFB OUTN 그림 9. 1단차동증폭기의공통모드귀환회로 Fig. 9. Common mode feedback circuit of 1st-stage differential amplifier. 그림 10. 1 단차동증폭기의 AC 시뮬레이션결과 Fig. 10. AC simulation result of 1st-stage differential amplifier. C2 Ø1d Ø1 C1 Ø2d Ø2 3. 비교기와래치단일비트 ADC 의비교기는 fully differential 구조이며, 비교기의출력은 SR-래치에연결된다. 그림 11 은비교기와 SR-래치로구성된단일비트양자화기이다. 본논문에서제시한양자화기는클럭에제어되는완전한다이나믹회로이다. 회로동작은클럭 Φ 1d 가 low 가되면노드 S_b 와 R_b 는 VDD 로충전된다. 이때클럭 Φ 1d 가 high 가되면충전된노드 S_b 와 R_b 는입력트랜지스터에의해각각방전된다. 따라서각노드의방전되는속도는입력전압에좌우된다. 노드 S_b 와 R_b 의전압이낮아지면서 regeneration 과정이시작되고그과정에의해서각노드의전압이결정된다. 이때출력전압은 SR-래치에의해서저장된다. 또한 SR-래치회로로부터입력이격리되기때문에 kickback 잡음에대한영향을줄여주는장점을가지고있다. 마지막으로델타-시그마변조기의양자화노이즈뿐아니라양자화기에서발생하는비이상적인노이즈성분역시노이즈쉐이핑되기때문에설계요구사항의완화로인해서비교기의설계를용이하게한다. VDD 표 2. 시뮬레이션결과요약 Table 2. Summery of simulation result. S_b Vop Parameter Value 공급전압 2.5 V 전류소모 217 μa DC 이득 64 db Unity gain frequency 23 MHz 위상여유 87 Φ1d Vip S_b R_b Φ1d R_b Vin Von 는달리출력공통모드전압을정의하기어렵기때문에반드시공통모드귀환회로를추가하여야한다. 그림 9는공통모드귀환회로이다. 공통모드귀환회로는적분기가 switched 커패시터로동작하기때문에 switched 공통모드귀환방식으로회로를구현하였다. 그림 10은 1단차동증폭기의 AC 시뮬레이션결과를나타낸것이다. DC 이득은 64 db이며로드커패시터값은 2 pf일때, 위상여유는 87, unity-gain frequency 는 23 MHz이다. 전류소모는 217 μa로 2.5 V 전압에서약 543 μw의전력을소비한다. 1단차동증폭기의시뮬레이션결과는표 2에요약하였다. 그림 11. 비교기와 SR-래치회로 Fig. 11. Comparator and SR-latch circuit. 4. 2차이산-시간델타-시그마모듈레이터시뮬레이션결과설계된델타-시그마모듈레이터의 OSR 은 256이며, 2 khz의신호대역에서 1024 khz의클럭주파수로동작한다. 그림 12는설계된 2차단일비트이산-시간델타 -시그마모듈레이터의출력신호를이용하여 HSPICE 코너시뮬레이션하여얻은 FFT 결과이다. 4096개의샘플수를사용한 FFT 파형을통해노이즈성분들이 (537)
12 차량배터리센서용 Analog Front-End IC 설계여재진외 그림 12. power spectrum density 시뮬레이션결과 Fig. 12. Simulation result of power spectral density. 신호대역바깥으로밀려나는노이즈쉐이핑을됨을확인할수있다. 또한 PGIA 회로의입력주파수인 750 Hz에서신호성분이나타나는것을확인할수있다. 코너시뮬레이션은 NN 27, SS -40, FF 85 총 3가지로이루어졌으며약간의차이만있을뿐모든코너에서노이즈쉐이핑이잘이뤄짐을확인할수있다. 구성은전압, 전류및온도를측정하기위한입력각각과델타-시그마모듈레이터만따로테스트할수있도록만든입력이다. 입력신호는배터리대신오디오분석기를통해서넣어주고있다. 이때 1024 khz의클럭주파수에의해서동작되며, 그림 13의 clk 단자를통해샘플링클럭을넣어주고있다. 또한델타-시그마모듈레이터동작을위한조절신호는그림 2의디지털블록에서담당하고있다. 디지털블록은 Keil 사의 ULINKpro 를사용하여컴퓨터에서조절하고있다. 칩테스트를위한입력신호는그림 13의 DSM input 단자를사용하여넣어주고있다. 그림 14는로직분석기를사용하여측정된값으로부터계산된 FFT 이다. 입력신호에 -4.43 db의크기와 500 Hz의주파수를갖는정현파신호를인가하였을때, 측정된델타-시그마모듈레이터의츨력신호의스펙트럼이다. 사용된샘플의개수는 128 K 를사용하였고, 측정된신호대잡음비는 81.7 db이다. 그림 14에서보는것과같이저주파대역에서의 noise floor 가약 Ⅴ. 측정결과 그림 13은칩성능측정을위해만든테스트보드사진이다. 전원은테스트보드상에서아날로그전원과디지털전원을분리하여칩전원을공급하였다. 또한칩테스트를위한입력은총 4가지로구성하였다. 그 5 V power 그림 14. 측정된출력스펙트럼 Fig. 14. Measured output spectrum. Designed sensor IC clk DSM input 3.3 V power 그림 13. 테스트보드사진 Fig. 13. Test board photograph. 그림 15. 측정된 SNR과 SNDR Fig. 15. Measured SNR and SNDR. (538)
2011 년 10 월전자공학회논문지제 48 권 SD 편제 10 호 13-120 db이하에서형성되는것을볼수있다. 또한노이즈쉐이핑특성에의해서고주파대역으로갈수록 noise floor 가높아지는것을확인할수있다. 그림 15는모듈레이터의 dynamic range 를나타낸것이다. 측정한 dynamic range 는 79.6 db의값을얻을수있었다. 다음으로 DNL, INL 을측정하였다 [14]. 오버샘플링방식의델타-시그마 ADC 는디지털데시메이션필터가필요하다. 데시메이션필터는비신호대역의양자화노이즈제거와입력샘플링주파수를 OSR 만큼낮추어최종 Nyquist 주파수로만드는기능이있다. 데시메시이션필터설계는 Verilog-HDL 로구현하였으며, FPGA 를사용하여최종데시메이션필터를만들었다. 이때데시메이션필터차수는 3차이다. DNL, INL 테스트에사용한 FPGA 는 Altera DE1 board 이다. 입력신호에 -12.4 db의크기와 10.3333 Hz의주파수를갖는정현파신호를인가하여테스트를하였다. 이 그림 16. 측정된 DNL과 INL Fig. 16. Measured DNL and INL. 표 3. 배터리센서용델타-시그마 ADC의칩측정결과요약 Table 3. Summery of measurement results of delta-sigma ADC for battery sensor. PGIA 델타-시그마모듈레이터 16bit 기준 DNL INL Parameter Value 공급전압 2.5 V 전류소모 1.3 ma 이득 1,2,4 ~ 512 공급전압 2.5 V 샘플링주파수 1024 khz OSR 256 신호대역 2 khz peak SNR 81.7 db DNL ± 0.3 LSB INL ± 0.5 LSB 때델타-시그마모듈레이터의출력은 DE1 board 의입력으로연결되고, Verilog-HDL 로만든데시메이션필터를사용하여 2 M 개출력샘플을로직분석기를통하여얻어냈다. 이때다운샘플링비는 2 K 이다. 얻어낸데이터는 16 bit 이고 MATLAB 을사용하여 DNL, INL 을구하였다. 그림 16은 DNL, INL 측정결과이다. 측정된 DNL 은 ± 0.3 LSB (16 bit 기준 ) 이고, INL 은 ± 0.5 LSB 이다. DNL, INL 측정결과에서볼수있듯이본논문에서개발한배터리전류, 전압을측정하기위한배터리센서용이산-시간델타-시그마모듈레이터는우수한결과를얻은것을확인할수있다. 측정된델타-시그마모듈레이터의성능은표 3에요약하였다. Ⅵ. 결론 본연구에서는차량용배터리의전류, 전압, 온도를측정하기위한센서용 analog front-end IC 를설계하였다. 감지된배터리의전류, 전압, 온도는각각전류채널 ADC 와전압채널 ADC 로연결된다. 전류채널에서는감지된신호를입력받아증폭시켜주는 PGIA 회로와델타-시그마 ADC를설계하였다. PGIA 회로는입력받은아날로그신호를외부설정에따라정해진증폭률로증폭시켜다음단의델타-시그마모듈레이터로넘겨주게된다. 전압채널은감지된전압, 온도신호를버퍼를통해델타-시그마모듈레이터로넘겨주게된다. 이후델타-시그마모듈레이터에서디지털값으로변환하게된다. 차량용배터리를측정하기위한센서용 IC 는 0.25 μm공정을사용하여설계및칩을제작하였다. 델타- 시그마모듈레이터는 2차단일비트구조이며오버샘플링비율은 256이고, 2.5 V 전원, 2 khz신호대역에서 SNR 은 82 db를얻었다. 또한 DNL, INL 측정결과는 DNL 이 ± 0.3 LSB (16 bit 기준 ), INL 은 ± 0.5 LSB 이다. 결과에서보는바와같이우수한성능을가지는차량용배터리의전류, 전압, 온도를측정하기위한배터리센서용칩이설계되었다. 참고문헌 [1] 김경연, 전기자동차가몰고올변화의물결, LG Business Insight, 2009. 11. (539)
14 차량배터리센서용 Analog Front-End IC 설계여재진외 [2] 전진용, 강희경, 이현동, 친환경자동차용 BMS ECU 개발, 한국자동차공학회 Annual Conf., 2009, pp. 2928-2933. [3] http://www.mitsubishi-motors.com [4] 박현석, 구본웅, 엄태홍, 최후락, 최창율, 하이브리드전기자동차의 BMS ECU 개발및모니터링, 한국자동차공학회 Symp., 2005, pp. 38-42. [5] A. Gerosa, A. Novo and A. Neviani, An Analog Front End for the Acquisition of Biomedical Signals Fully Integrated in a 0.8μm CMOS Process, in Southwest Symp. Mixed-Signal Design, Feb. 2001, pp. 152-157. [6] R. J. Baker, W. L. Harry and E. B. David, CMOS Circuit Design, Layout, and Simulation, NY: IEEE Press, 1997. [7] ADuC7034 Data Sheet, Analog Devices Inc. (2010, May). [On-line]. Available: http://www.analog.com [8] O. Tremblay, L. A. Dessaint, and A. I. Dekkiche, A Generic Battery Model for the Dynamic Simulation of Hybrid Electric Vehicles, IEEE Vehicle Power and Propulsion Conf., Sep. 2007, pp. 284-289. [9] A. S. Sedra and K. C. Smith, Microelectronic Circuits, 5th ed. New York: Oxford Press, 2004, pp. 85-88. [10] V. Schaffer and M. F. Snoeij A 36V Programmable Instrumentation Amplifier with sub-20 μv offset and a CMRR in excess of 120 db at all gain settings, IEEE Journal of Solid-State Circuits, vol. 44, no. 7, July 2009. [11] C. C. Hsu and J. T. Wu, A Highly Linear 125- MHz CMOS Switched-Resistor Programmable-Gain Amplifier, IEEE Journal of Solid-State Circuits, vol. 38, no. 10, Oct. 2003. [12] H.-K. Yang and E. I. El-Masry, Double sampling Delta Sigma Modulators, IEEE Trans. Circuits Syst. II, vol. 43, pp. 524 529, July 1996. [13] P. J. Hurst and W. J. McIntyre, Double Sampling in Switched-capacitor Delta Sigma A/D Converters, in IEEE Int. Symp. Circuits and Syst., May 1990, pp. 902 905. [14] W. Kester, The Data Conversion Handbook, Analog Devices, Inc., 2005, pp. 303-316. 여재진 ( 학생회원 ) 2006 년세명대학교전자공학과학사졸업 2009 년 ~ 현재한양대학교전자전기제어계측공학과석 박사통합과정 < 주관심분야 : Oversampled Delta-Sigma A/D Converter 설계 > 정봉용 ( 학생회원 ) 2008 년한양대학교전자컴퓨터공학과학사졸업 2010 년한양대학교전자전기제어계측공학과석사졸업 저자소개 노정진 ( 정회원 ) 1990년한양대학교전기공학과 학사졸업 1996년삼성전자선임연구원 1998년미국 Pennsylvania State University 전기공학 석사졸업 2001년 Intel. USA, senior design engineer 2001년 University of Taxas at Austin. 컴퓨터공학박사. 2001년~현재 한양대학교 안산캠퍼스 전자통신 공학과교수 < 주관심분야 : CMOS DC-DC converters 설계, Over-sampling delta-sigma data converters 설계 > < 주관심분야 : Oversampled Delta-Sigma A/D onverter 설계 > (540)