24 휴대용멀티미디어기기를위한 400mA 급전류방식 DC-DC 컨버터허동훈외 논문 2008-45SD-8-4 휴대용멀티미디어기기를위한 400mA 급전류방식 DC-DC 컨버터 ( 400mA Current-Mode DC-DC Converter for Mobile Multimedia Application ) 허동훈 *, 남현석 *, 이민우 *, 안영국 *, 노정진 ** * (Donghun Heo, Hyunseok Nam, Minwoo Lee, Youngkook Ahn, and Jeongjin Roh ) 요 약 최근휴대용멀티미디어기기에있어서파워컨버터블록이매우중요한블록으로부각되고있다. 본논문에서는휴대기기를위한고성능 DC-DC buck 컨버터를설계하였다. DC-DC buck 컨버터의컨트롤러에는전류를이용한컨트롤방법을사용하였다. 설계된전류방식 DC-DC buck 컨버터는 standard 0.18μm 공정을통하여칩으로제작되었고, 전체칩의크기는 1.2mm 2 이다. 제작된칩은 1 1.5MHz 의주파수에서동작하였고, 최대 400mA 의부하전류를구동할수있다. 또한컨버터의최대변환효율은 86% 이다. Abstract Power converters are becoming an essential block in modern mobile multimedia application. This paper presents a high performance DC-DC buck converter for mobile applications. Controller of DC-DC buck converter is designed by current-mode control method. An current-mode DC-DC converter is implemented in a standard 0.18μm CMOS process, and the overall die size was 1.2mm 2. The peak efficiency was 86 % with a switching frequency of 1 1.5MHz and a maximum load current of 400mA. Keywords : DC-DC 변환기, buck 변환기, power management, 배터리전원, 전력효율 Ⅰ. 서론 최근휴대전화, TV, 캠코더등과같이전자제품의휴대용제품화와함께 PDA 등과같은새로운개념의휴대용멀티미디어기기시장의발달로인해파워매니지먼트시스템의중요성이증가하고있다. 이러한휴대멀티미디어기기들은배터리전원으로부터다양한내부 * ** 학생회원, 정회원, 한양대학교전자컴퓨터공학 (Dep. of Electronic, Electrical, Control and Instrumentation Engineering, Hanyang Univ.) 이논문은 2008년도정부 ( 교육과학기술부 ) 의재원으로한국과학재단의지원을받아수행된연구임 (No. R01-2008-000-11056-0) 접수일자 : 2008년2월15일, 수정완료일 : 2008년7월29일 시스템의전원전압을공급받아야한다. 그러므로배터리전압을내부시스템전원전압으로전력변환을하는회로에있어서전력변환효율은멀티미디어기기의사용시간을보장을위하여매우중요한성능으로부각되었고이를구현하기위한다양한파워매니지먼트회로의개발이급속하게증가하고있다. 파워매니지먼트회로는일반적으로전하펌프회로, linear regulator 회로, 인덕터타입의 DC-DC 컨버터등으로구현할수있다. 외부커패시터를이용하는전하펌프회로는입력전압보다높은전압을얻을수있고, 비교적작은면적으로큰효율을가지는장점이있지만대용량부하전류를구동할수없으며, 다른구조의회로보다출력전압리플이크기때문에잡음에 (790)
2008 년 8 월전자공학회논문지제 45 권 SD 편제 8 호 25 민감한회로의전원전압으로는부적합하다. [1] Linear regulator 회로는입력전압보다낮은출력전압을생성하는데많이쓰이게된다. 회로에서생성되는출력전압이스위치의동작에의해생성되지않으므로리플이매우낮은출력전압을생성할수있는장점이있다. 그러나전력변환효율이떨어지는단점이있다. 인덕터타입의 DC-DC 컨버터는스위치의동작과인덕터의특성에의해출력전압을생성하게되므로제어방법과구성에따라입력전압보다높은전압과낮은전압을모두생성가능하다. 스위치의동작에의해출력전압을생성하기때문에스위치동작에따른출력전압리플이존재하고비교적많은외부소자를사용하므로파워모듈전체의복잡성이증가하는단점이있지만다양한입력전압과출력전압을생성할수있다. [2 5] 또한매우높은전력변환효율을가지는장점으로인해배터리수명이중요시되는휴대용멀티미디어기기에적합하다. [6] 일반적으로인덕터타입의 DC-DC 컨버터의컨트롤러를설계하는방법은크게두가지로나눌수있다. 첫번째방식은주파수가변하는방식으로일반적으로이러한방식을 PFM (pulse frequency modulation) 방식이라한다. [7] PFM 방식의컨트롤러는비교기만으로구성할수있다. 그래서비교적구조가간단하다. 또한 PFM 방식의컨트롤러는적은대기전류를가지고적은부하전류에서높은효율을보이는장점이있다. 그러나주파수가바뀌는특성때문에스위칭노이즈를필터링하는것이매우어렵다. 두번째방식은일정한스위칭주파수를가지는 PWM (pulse width modulation) 컨트롤방식이다. 이러한컨트롤방식은스위칭주파수가고정되어있으므로비교적스위칭노이즈를제거 V g Q 1 Q 2 Buffer L Pulse-width modulation C R 보상기 V out R 1 R 2 + - V ref 그림 1. 일반적인 DC-DC buck 컨버터의블록다이어 그램 Fig. 1. Block diagram of conventional DC-DC buck 하기쉽다. 이러한노이즈제거의용이성때문에 PWM 컨트롤방식의컨트롤러는노이즈에민감한시스템에많이쓰인다. 그러므로일반적으로큰부하전류를사용하는시스템에서는 PWM 컨트롤방식을많이사용한다. [8] 본논문에서는휴대용멀티미디어기기에적용가능한인덕터타입의전류방식 (current-mode) DC-DC buck 컨버터를설계하였다. 컨버터의컨트롤러는 PWM 제어방식을사용하였다. 본논문의구성은 Ⅱ장에서는설계된전류방식 DC-DC buck 컨버터의동작및내부회로에대해설명하였고, Ⅲ장에는제작된칩의측정결과와 Ⅳ장에서는결론을맺는다. Ⅱ. 전류방식 DC-DC buck 컨버터 1. 전류방식 DC-DC 컨버터 인덕터타입의 DC-DC 컨버터는스위칭작용에의해동작하는비선형회로이다. 이러한회로의피드백루프의안정성을분석하기위해선선형화된소신호모델이필요하다. 일반적인전압방식 DC-DC buck 컨버터는두개의극점을가지며일반적으로다음과같이 2차식으로모델링할수있다. [9 10] (1) 식 (1) 은 control-to-output transfer function G vd 를보여준다. 여기서 D는 PWM 파형의 high 구간의비율을의미한다. 이러한전압방식의 DC-DC buck 컨버터는극점이두개존재하기때문에 gain과 phase 이득확보가어렵다. 전압방식 DC-DC buck 컨버터는 gain 과 phase를같이보상할수있는비교적구조가복잡한 PID (proportional integral derivative) 보상기를사용한다. [10] 전류방식 DC-DC buck 컨버터도전압방식 buck 컨버터와같이두개의극점을갖는다. 그러나전류방식 buck 컨버터의두번째극점은전압방식 buck 컨버터와다르게첫번째극점에서멀리떨어진스위칭주파수근처에위치하여전체컨버터의안정성에거의 [7, 11] 영향을주지않는다. 그러므로하나의극점을갖는 1차모델으로정확한모델을근사하여사용할수있다. 컨버터의안정성을위해보상계수값을결정할경우 (791)
26 휴대용멀티미디어기기를위한 400mA 급전류방식 DC-DC 컨버터허동훈외 컴퓨터를이용하여정확한모델을분석하게된다. 그러나이론적인분석을위해서는복잡한모델보다는단순화된 1차모델을사용하는것이훨씬용이하므로아래의수식적인분석에서는단순화된모델을사용하였다. 식 (2) 는 1차모델의 control-to-output 전달함수 G vc 를보여준다. (2) 식 (2) 에서와같이전류방식컨버터의경우 smallsignal control-to-output transfer function인 Gvc(s) 에서의극점의수가전압방식컨버터에비하여하나적기때문에 phase lead network 없이도적절한 phase margin 확보가가능하다. 그러므로전류방식의컨버터는 phase 보상없이 gain만보상해주면된다. 일반적으로전류방식컨버터는비교적구조가단순한 PI (proportional plus integral) 보상기가사용된다. [10] Disturbance 에의한 oscillation 은잘알려진전류를이용한제어방식의단점이다. 인덕터전류를이용하여컨버터를제어하는전류방식 DC-DC 컨버터의제어신호는 disturbance에민감한특성이있다. [9 11] 예를들 i L I L 0 I L D < 0.5 T s 2T s 3T s (a) D > 0.5 t 어 Δi L 의 disturbance가발생하였을경우그림 2의 (a) 와같이전류방식 DC-DC 컨버터가 0.5이하의 duty를가진다면 disturbance Δi L 의영향이스위칭주기가반복됨에따라감소하여사라지게된다. 그러나그림 2의 (b) 와같이컨버터가 0.5이상의 duty를가질경우 disturbance Δi L 의영향은스위칭주기가반복됨에따라증폭되어결국제어신호가 oscillation 하게되고이로인해전체컨버터가불안정하게된다. 이러한 disturbance에의한 oscillation을방지는방법은 artificial ramp 를감지된전류신호에더하여주는것이다. 그림 2의 (c) 에서보듯이 artificial ramp를감지된전류신호에더해주었을경우 0.5 이상의 duty에서도 disturbance Δi L 의영향이스위칭주기가반복될수록감소하여사라진다. 이때더해주는 artificial ramp의기울기 m a 는인덕터전류의감소구간의기울기인 m 2 의 1/2 이상이되어야 disturbance에의한 oscillation을방 [9, 12] 지할수있다. 그림 3은본논문에서설계한전류방식 DC-DC buck 컨버터의구조를간략화한블록들로나타낸것이다. buck 컨버터의주요기능은전압을입력전압보다낮은출력전압으로변환하는것이다. 이컨버터는전원부와피드백컨트롤회로로구성되어져있다. V g 는입력 DC 전압을공급하는배터리전원이고, V out 은입력 DC 전압을감소시킨출력 DC 전압이다. 인덕터 L, 출력커패시터 C 는모두큰값을가지기때문에외부소자로구성된다. 저항 R 1 과 R 2 는출력전압을감지하고에러앰프의출력전압의크기를결정한다. R은 DC-DC 컨버터의부하, 즉컨버터가구동하게되는임의의디지털또는아날로그시스템을저항으로나타낸 i L 칩내부 0 I L T s 2T s (b) D > 0.5 m a 3T s t clk Reset 비교기 ma S R Q Q 1 Q 2 L C R1 R2 Vout R i L m 1 m 2 0 Ts clock & 0 Ts Ramp is(s)rf + + Rf 0 DT s T s 2T s 3T s (c) t ic(s)rf 보상기 에러앰프 VFB Vref Bandgap 그림 2. (a),(b) Duty에따른외압 Δi L 의영향 (c) artificial ramp 추가하였을경우 Fig. 2. (a),(b) Effect of perturbation Δi L on inductor current about duty (c) with artificial ramp. 그림 3. 전류방식 DC-DC buck 컨버터의블록다이어 그램 Fig. 3. Block diagram of current-mode DC-DC buck (792)
2008 년 8 월전자공학회논문지제 45 권 SD 편제 8 호 27 것이다. 그외의다른블록들은하나의컨트롤러회로로집적된다. 그림 3에서클럭은미리결정된주기를갖는짧은펄스를생성하고, SR 래치의출력은그펄스에의해 set 된다. 래치의 reset 타이밍은에러앰프의출력을통한컨트롤신호 i c R f 와 Q 1 에흐르는전류를감지한신호 i sr f 와비교기를이용한비교로컨트롤하게된다. Q 1 에흐르는전류는 Q 1 이켜졌을때인덕터에흐르는전류와같은값을가진다. 그러므로 Q 1 에흐르는전류를감지한신호 i sr f 는인덕터전류를감지한신호가된다. Q 1 이켜지면출력전압이상승하게되고저항 R 1 과 R 2 를사용하여감지된출력전압이 V ref 와같지않으면에러앰프에의하여컨트롤신호가변하게되고이로인해래치의 reset 시간이변하게되어출력전압을조절하게된다. 즉, 래치에서발생하는 PWM 신호에의해트랜지스터 Q 1, Q 2 의동작이제어되고, 트랜지스터의켜짐과꺼짐을통해원하는출력전압을생성하게된다. [9 10] 2. 보상기의설계보상기의설계에있어서가장먼저해야하는일은 unit-gain 주파수를정하는일이다. Unit-gain 주파수가정해져야그에따른 gain이나 phase의보상정도를정할수있다. Unit-gain 주파수는일반적으로컨버터의스위칭주파수의 1/10 이하로정한다. Unit-gain 주파수가컨버터스위칭주파수의 1/10 이상이되면스위칭주파수근처에서의보상기의 gain이너무큰값을가지게되고, 이에따라스위칭주파수근처에서발생하는스위칭노이즈가보상기에의해증폭되어컨버터 내부에영향을주게된다. Unit-gain 주파수를결정하게되면보상기의극점과영점의주파수와 unit-gain 주파수에서의 gain값을정하게된다. 이때극점과영점의주파수는두개의주파수의중간값과 unit-gain 주파수가일치하도록결정하여야 phase margin이낮아지는것을방지할수있다. 그림 4는보상되지않은전류방식 DC-DC 컨버터의주파수특성이다. 식 (2) 에서간략화한것과같이거의극점이한개인것과같은특성을보이고있다. 보상되지않아도컨버터의 phase margin은충분한값을가진다. 그러나컨버터의 DC gain은 20dB이하로매우낮은값을가진다. 그러므로보상기를통한 gain의보상을해주어야한다. 그림 5는본논문에서사용한일반적인 PI 보상기와에러앰프로사용된 OTA (operational transconductance amplifier) 의구조이다. 이와같은보상기는 phase margin 이충분히확보된상태에서 system의 DC gain이낮을경우 gain을보상해주기위해서많이이용된다. 그림 5와같이구성된두개의커패시터와하나의저항에의해각각극점과영점이다음과같이생성된다. (3) (4) 이와같은극점과영점를포함하는보상기의 gain은컨버터의 unit-gain 주파수에서 (5) M7 M9 VB M0 M6 M13 M10 Vout Vn M1 M2 Vp M8 M14 M11 M5 M3 M4 M12 에러앰프 (OTA) OTA C 2 C 1 R 1 그림 4. 보상되지않은 buck 컨버터의주파수특성 Fig. 4. Frequency characteristics of uncompensated buck 그림 5. OTA를이용한일반적인 PI 보상기 Fig. 5. Conventional PI compensator using OTA. (793)
28 휴대용멀티미디어기기를위한 400mA 급전류방식 DC-DC 컨버터허동훈외 I REF ma 0 Ts ramp 0 Ts clock V clkref comp M1 C1 M2 그림 6. PI 보상기의주파수특성 Fig. 6. Frequency characteristics of PI compensator. 그림 8. 클록과 Ramp 신호생성기 Fig. 8. Click and Ramp signal generator. M9 M10 VB M6 Vout VN M0 M1 VP M7 M8 M2 M3 M4 M5 그림 9. Hysteresis 비교기 Fig. 9. Hysteresis comparator. 그림 7. 보상된 buck 컨버터의주파수특성 Fig. 7. Frequency characteristics of compensated buck 과같이되고이와같이생성된극점과영점에의한전체 PI 보상기의 transfer function G c 의주파수특성은그림 6과같이나타난다. 이때 g m 은 OTA의 transconductance 이다. 보상기에사용된저항 R 1 과커패시터 C 1, C 2 는모두칩내부에집적화하였다. 설계된컨버터와보상기를가지는전체전류방식 DC-DC buck 컨버터의전체루프의주파수특성은그림 7과같다. G vc 의 gain과 phase 특성을보상기를통하여보상하여충분한 DC gain과 phase margin을확보하였다. 3. 클록과 Ramp 신호생성기 그림 8의클록과 Ramp 신호생성기는컨버터의 PWM 신호제어와전류방식컨버터의안정성을위해중요한신호인클록과 ramp 신호를생성해주는회로이다. 이때의 hysteresis 비교기는그림 9의구조를사용하였다. [13] 그림 8에서나타나듯전류원인 I REF 전류가 캐패시터 C 1 에충전되면 ramp 노드에서전압은 I REF /C 1 의기울기로증가하게된다. 이때의전압은다음식과같이나타난다. (6) 증가한 ramp 신호의크기가 V clkref 값과같아지면 hysteresis 비교기의출력노드는 low에서 high로바뀌게되고클록도 high가된다. High 상태의클록은꺼져있던트랜지스터 M1과 M2를켜준다. M1과 M2가켜지게되면 C 1 이방전되게되고이때 ramp 노드의전압은떨어지게된다. 방전동작이일어나면순간적으로커패시터에서많은전류가흐르게된다. 커패시터방전시에순간적인전류의흐름에의한트랜지스터의파괴를막기위해서 M1과 M2의트랜지스터를직렬로구성하였다. Ramp 노드의전압이비교기의 low boundary까지떨어지게되면비교기의출력은 high 에서 low로바뀌게되고클록도 low가되어 M1과 M2가꺼지게된다. M1과 M2가꺼지면다시 C 1 에충전동작을반복하게된다. 이와같은동작의반복을통하여클록이발생 (794)
2008 년 8 월전자공학회논문지제 45 권 SD 편제 8 호 29 되게되고이에동기화되어 ramp 신호도생성된다. 이때클록의주파수가컨버터의스위칭주파수가된다. Ⅲ. 측정결과 설계된휴대용멀티미디어기기용전류방식 DC-DC buck 컨버터는 0.18μm standard CMOS 공정으로제작되었다. 그림 10은제작완료된칩의사진이다. 전체칩의크기는 1.2mm 2 (1.0*1.2 mm 2 ) 이다. 제작된컨버터는그림 11과같이회로를구성하여테스트를수행하였고각각의외부소자들의값은표 1을통하여정리하였다. 이때의인덕터와커패시터의 DCR과 ESR은각각 240m Ω 과 100mΩ 의값을가진다. Power Switch Current sensing 1. Steady-state 측정그림 12는출력전압과 SW 노드에서의신호를측정한파형이다. 컨버터의입력전압은 3.3V인가하였고출력전압은 1.2V가생성되도록저항 R 1 과 R 2 값을맞추었다. 스위칭주파수는 1.5MHz로동작하도록하였다. 그림에서확인할수있듯일정한스위칭주기로스위치가동작을하며안정적으로출력전압이생성되고있다. 그림 13은부하전류의순간적인변화에따른출력전압을측정한파형이다. 순간적인부하전류의변화는 400mA->100mA->400mA로변화를주었다. 측정파형에서보이듯출력전압은순간적인부하전류의변화에도불구하고피드백루프에의한안정적인제어에의해안정적으로출력전압을유지하는것을확인할수있다. Controller Soft start Compensator Clock_gen Reference Block 그림 10. 전류방식 DC-DC buck 컨버터의칩사진 Fig. 10. Chip photograph of the current-mode DC-DC buck en SW L 그림 12. 출력전압과 SW 노드의파형 Fig. 12. Output voltage and SW signal. Vg FB VSS VSS2 C R R1 R2 그림 11. 전류모드 DC-DC buck 컨버터의테스트환경 Fig. 11. Experimental setup of the current-mode DC-DC buck 표 1. 외부소자의크기 Table 1. Value of external components. 소자인덕터 (L) 커패시터 (C) 저항 (R1) 저항 (R2) 크기 10μH 4.7μF <500kΩ <200kΩ 그림 13. 부하전류의변화 (400mA->100mA->400mA) 에따른출력변화 Fig. 13. Output voltage variation by Load variation(400ma->100ma->400ma). (795)
30 휴대용멀티미디어기기를위한 400mA 급전류방식 DC-DC 컨버터허동훈외 2. 효율 그림 14는전체동작구간의효율을측정하여그래프로정리한것이다. 제작된전류방식 DC-DC buck 컨버터는 DCM (discontinuous conduction mode) 에서의역전류를방지해주는회로를포함하지않고있다. 그러므로 DCM 구간에서의효율은 CCM (continuous conduction mode) 구간에서의효율보다낮은측정결과가보인다. 전체최대효율은약 86% 정도나타나는것을확인할수있다. 제작된전류방식 DC-DC buck 컨버터의전체성능은표 2를통하여정리하였다. 그림 14. 전류방식 DC-DC buck 컨버터의효율 Fig. 14. Efficiency of current-mode DC-DC buck 표 2. 제작된 DC-DC buck 컨버터의성능 Table 2. Performance of the fabricated DC-DC buck 면적 1.2mm 2 공정 0.18μm 스위칭주파수 1 1.5MHz 효율 Max 86% 입력전압범위 2.5 3.3V 출력전압범위 0.5 입력전압 부하전류범위 <400mA Quiescent 전류 440μA Line regulation 1.91mV/V load regulation 0.094mV/mA Ⅳ. 결론 본논문에서는휴대용멀티미디어기기에적용가능한 400mA급전류방식 DC-DC buck 컨버터를설계하였고칩으로제작하여동작결과를확인하였다. 제작 된전류방식 DC-DC buck 컨버터는 standard 0.18μm CMOS 공정으로제작되었고전체칩의면적은 1.2mm 2 이다. 제작된칩은최대효율이약 86% 이고, 1 1.5MHz 의동작주파수를가지며 400mA 최대부하전류의성능을가졌다. 참고문헌 [1] Nathan Andrews, The global market for power supply and power management integrated circuits, Power Electronics Conference and Exposition, March 2002 Page(s):126-131 vol.1. [2] C. Y. Leung, P. K. T. Mok, K. N. Leung, and M. Chan, An integrated CMOS current-sensing circuit for low-voltage current-mode buck regulator, IEEE Trans. Circuits Syst. II, vol. 52, no. 7, pp. 394394, Jul. 2005. [3] H. P. Forghani-zadeh, and G. A. Rincon-Mora, An accurate, continuous, and lossless self-learning CMOS current-sensing scheme for inductor based DC-DC converters, IEEE J. of Solid-State Circuits, vol. 42, pp.665-679, Mar. 2007. [4] J. Chen, J. Su, H. Lin, C. Chang, Y. Lee, T. Chen, H.Wang, K. Chang, and P. Lin, Integrated current sensing circuits suitable for step-down DC-DC converters, Electron. Lett., pp. 200201, Feb. 2004. [5] H. Deng, X. Duan, N. Sun, Y. Ma, A. Q. Huan, and D. Chen, Monolithically integrated boost converter based on 0.5-μm CMOS process, IEEE Trans. on Power Electronics, vol. 20, pp.628-638, May 2005. [6] A. Sltratakos, S. Sanders, and R. Broderson, A low-voltage CMOS DC-DC converter for a portable battery-operated system, in IEEE Power Electronics Specialists Conference,1994, pp. 619-626. [7] P. T. Krein, Elements of Power Electronics, McGraw-Hill, 1998. [8] Jeongjin Roh, Donghun Heo, Kitae Kim, Hyunseok Nam, Youngkil Choi, Hyungdong Rho, A 900nA quiescent current Buck converter with on-chip compensator, ITC-CSCC 2006, PP.413-416, July 2006. [9] R. W. Erickson and D. Maksimovic, Fundamentals of Power Electronics, 2nd ed. Boston, MA: Kluwer, 2000. [10] I. Pressman, Switching Power Supply Design, 2nd ed. New York: Mc- Graw-Hill, 1998. [11] M. Brown, Practical Switching Power Supply (796)
2008 년 8 월전자공학회논문지제 45 권 SD 편제 8 호 31 Design. San Diego, CA: Academic, 1990. [12] C. F. Lee and P. K. T. Mok, A Monolithic current-mode CMOS DC-DC converter with on-chip current-sensing technique, IEEE J. Solid-State Circuits, vol. 39, no. 1, pp. 314, Jan. 2004. [13] P. E. Allen and D. R. Holberg, CMOS Analog Circuit Design. New York: Holt Rinehart and Winston, 1987. 저자소개허동훈 ( 학생회원 ) 2006년한양대학교전자컴퓨터공학과학사졸업 2008년한양대학교전자전기제어계측공학과졸업 2008년 현재삼성전자반도체사업부 MS core팀 < 주관심분야 : System IC design, DC-DC converters 설계 > 이민우 ( 학생회원 ) 2007 년한양대학교전자컴퓨터공학과학사졸업 2007 년 ~ 현재한양대학교전자전자제어계측공학과석사과정 < 주관심분야 : System IC design, DC-DC converters 설계 > 남현석 ( 학생회원 ) 2005 년한림대학교전자공학과학사졸업 2006 년 ~ 현재한양대학교전자전기제어계측공학과석 박사통합과정 < 주관심분야 : System IC design, DC-DC converters 설계 > 안영국 ( 학생회원 ) 2006 년경상대학교전자공학과학사졸업 2007 년 ~ 현재한양대학교전자전기제어계측공학과석 박사통합과정 < 주관심분야 : System IC design, DC-DC converters 설계 > 노정진 ( 정회원 ) 1990 년한양대학교전기공학과학사졸업 1996 년삼성전자선임연구원 1998 년미국 Pennsylvania State University 전기공학석사졸업 2001 년 Intel. USA, senior design engineer 2001 년 University of Taxas at Austin. 컴퓨터공학박사. 2001 년 ~ 현재한양대학교안산캠퍼스전자컴퓨터공학부교수 < 주관심분야 : CMOS DC-DC converters 설계, Over-sampling delta-sigma data converters 설계 > (797)