4장 논리 게이트

Size: px

Start display at page:

Download "4장 논리 게이트"

서환 학
5 years ago
Views:

1 4 장논리게이트

2 게이트 : 논리연산수행 4.1 기본게이트 AND, OR, NOT, NOR, NAND, XOR, XNOR 버퍼게이트 버퍼 : 연결할회로사이에전류, 전압등의구동이나레벨을맞추기위한완충을목적으로사용 진리표와기호 진리표게이트기호 IEEE 표준기호 NC NC MC14050B 버퍼게이트 Vcc 8 V SS 2

3 인버터게이트 기본게이트 입력과출력이반대논리레벨로작동되는게이트 진리표와기호 진리표 게이트기호 IEEE 기호 Vcc GND SN74LS04 게이트 3

4 NOT 게이트 펄스연산 (pulsed operation) 인버터회로 : 입력펄스가 H일때 L로출력되고, 입력이 L이면 H가출력됨. NOT 게이트의입 / 출력펄스 4

5 AND 게이트 4.2 AND 와 NAND 게이트 2개이상의입력에의해하나의출력을가진게이트. 모든입력전압이 L이면 L로출력. 진리표와기호 게이트기호 IEEE 기호 진리표 5

6 다중입력의 AND 게이트 AND 게이트 3 개이상의입력을갖는 AND 게이트 : F = xyz AND 펄스연산 입력펄스 x,y 에의해출력되며, 입력모두가 H 일때만출력펄스가 H 로연산. 6

7 AND - NOT 게이트 NAND 게이트 한개이상의입력전압이 L 이면출력은 H 진리표와기호 F = X Y = X + Y 진리표게이트기호 IEEE 기호 7

8 다중입력 NAND 게이트 3 개이상의입력을갖는 NAND 게이트 : F = X Y Z = X + Y + Z NAND 펄스연산 입력펄스 x,y에의해출력되며, x,y 중하나이상의값이 L이면 H가출력되는연산. 8

9 AND/NAND 게이트 IC 74LS08 2 input AND 게이트 Vcc LS00 2 input NAND 게이트 V DD LS11 3 input AND GND V SS MC14011B 2 input NAND 9

10 OR 게이트 4.3 OR 와 NOR 게이트 2개이상의입력에의해하나의출력을가진게이트. 한개이상의입력전압이 H일때, H가출력 진리표와기호 진리표 게이트기호 IEEE 기호 10

11 OR 게이트 다중입력 OR 게이트 F = X + Y + Z OR 펄스연산 입력펄스 x,y 에의해출력되며, 입력중하나이상이 H 이면출력펄스는 H 로연산. Vcc GND SN74LS32 OR 게이트 11

12 NOR 게이트 OR-NOT 게이트 한개이상의입력전압이 H라면출력은 L로출력. 진리표와기호 = x. y 다중입력 NOR 게이트 : F = X + Y + Z = X Y Z NOR 펄스연산 : V DD GND SN74LS02 NOR 게이트 12

13 4.4 XOR 및 XNOR 게이트 XOR 게이트 - Exclusive OR 논리, 배타논리 2개이상의입력에의해하나의출력을가진게이트. 입력이서로같으면출력은 L, 다르면 H 진리표와기호 XOR 펄스연산 Vcc SN74LS86 XOR 게이트 GND 13

14 XNOR 게이트 XNOR 게이트 - Inclusive OR 논리 2개이상의입력에의해하나의출력을가진게이트. 입력이서로같으면출력은 H, 다르면 L 진리표와기호 펄스연산 V CC GND MC74HC266 XNOR 게이트 14

4.5 3- 상태버퍼 3- 상태버퍼 (Tri state buffer) x 출력이

F x S F V CC G 2 16 15 14 13 12 11 10 9 1 2 3

15 상태버퍼 3- 상태버퍼 (Tri state buffer) x 출력이 3가지상태 : 0, 1, Z (Hi-impedence) 3-상태버퍼의기호및진리표 S F x S F V CC G G 1 8 GND TTL 버퍼 / 드라이브의예 (SN74LS365A) 15

16 wired logic 4.6 wired AND 와 wired OR 특정논리함수의기능이가능하도록게이트출력단자의일부를바로연결한논리형식 wired AND AOI(AND-OR-invert) TTL 게이트의출력단자들을직접연결하면게이트가파손될수있다. 개방콜렉터 (OC,open collector) 라고표시된게이트의출력단자를서로묶어야한다. w x y z AND-OR-Invert 16

17 Wired OR wired logic ECL(Emitter Coupled Logic) 게이트의 NOR 게이트의출력을함께결선하면 wired OR 기능을수행 w x y z F w x y z F w x y z OR 결합 직접연결 ELC 결합 NOR 게이트 wired OR 17

18 TTL 논리군 IC 논리군의특성 기본논리회로 : NAND 게이트. 표준 (standard) TTL, 고속 (high speed) TTL, 저전력 (low power) TTL, 쇼트키 (schottky) TTL, 저전력쇼트키 (low power schottky) TTL, 진보된쇼트키 (advanced schottky) TTL 표준 TTL 게이트 : 초기에시작된 TTL 쇼트키 TTL : 전파지연시간은줄고, 동작속도는다소늦다. 저전력 TTL : 표준 TTL과동일한전파시간을가지고있으나전력소모는줄였으며, 표준 TTL보다팬아웃을향상시킴. 18

19 IC 논리군의특성 ECL 논리군 기본논리회로 : NOR-OR 게이트. 낮은전파시간을가지며, 전력소모는상당히높음. 매우빠른시스템을구성할때사용 ( 낮은전파시간때문 ) CMOS 논리군 기본회로 : NAND 또는 NOR 게이트. 특징 : 적은전력소모 ( 평균약 10nW) 정도이며, 게이트의신호가변할때회로가동작하는주파수에따라전력소모가변동. 단점 : 전파지연시간이크기때문에고속의동작을요구하는시스템에서는부적합하고, 전파지연시간을감소시킨다. 19

20 4.7 논리게이트의전기적특성 전파지연시간 (propagation delay time) 논리회로가동작하는속도를제한 논리게이트에서 2진신호가입력에서출력까지전달되는데걸리는평균시간- 입력의 50% 레벨에서출력의 50% 레벨을기준 t PHL : 출력이논리 1에서 0으로변환하는데소요시간. t PLH : 출력이논리 0에서 1로변화하는데소요시간. V IN V OUT 총전파지연시간 T t V IN V OUT H L 50% 50% H L 50% 50% 게이트당전파지연시간 총논리단계수 TTL의 1 게이트의지연시간은보통 10nsec 정도임 10개게이트통과시최대동작주파수는? t PHL t PLH 20

21 전기적특성 전력소모 (power dissipation) 논리게이트의동작시소모되는전력. 단위 : mw P AVG = 공급전압 (V cc ) 평균공급전류 (I cc ) Fanout 한개의게이트출력에여러개의게이트가연결될때출력의정상레벨을유지하게연결할수있는최대부하게이트수 F.O = Fanin I I OH 혹은 IH I I OL 중에서더작은값 IL 논리게이트의정상동작에영향을주지않고게이트의입력에연결할수있는입력의최대개수 TTL 과 CMOS 의전류입출력특성 TTL LS TTL CMOS I IH 40 ua 20uA 1uA I IL -1.6mA -0.4mA -1uA I OH -400uA -400uA -1.6mA I OL 16mA 8mA 1.6mA 21

22 전기적특성 잡음여유도 (NM, noise margin) 동작하는전압레벨변화 ( 잡음 ) 에대한허용값, 단위 = V High noise margin = V OH MIN V IH MIN Low noise margin = V IL MAX V OL MAX 출력 V OH MIN V OL MAX NM H 입력 VDD V IH MIN V IL MAX NM L GND TTL 과 CMOS 의입출력전압레벨 TTL LS TTL CMOS V IL MAX V IH MIN V OL MAX V OH MIN Logic threshold

23 논리레벨 4.8 논리레벨과펄스파형 정논리 (positive logic) 높은전압을논리 1(H), 낮은전압을논리 0(L) 으로표시, 주로사용 부논리 (negative logic) 낮은전압을논리 1(H) 로, 높은전압을논리 0(L) 으로표시. 23

24 펄스파형 전압레벨이높은전압에서낮은전압으로, 낮은전압에서높은전압으로연속적으로변화. 정펄스 (positive pulse) 전압레벨이낮은전압에서높은전압으로되었다가다시낮은전압으로되는펄스구간. 부펄스 (negative pulse) 전압레벨이높은전압에서낮은전압으로되었다가다시높은전압으로되는펄스구간. < 정펄스 > < 부펄스 > 24

25 실제적인펄스파형 펄스파형 t r : 낮은전압레벨에서높은전압레벨로상승되는데소요되는시간 ( 최대전압의 10% 에서 90% 까지상승시걸리는시간 t f : 높은전압레벨에서낮은전압레벨로하강하는데소요되는시간. 최대전압의 90% 에서 10% 까지하강시걸리는시간 25

논리회로설계 3 장 성공회대학교 IT 융합학부 1

논리회로설계 3 장 성공회대학교 IT 융합학부 1 제 3 장기본논리회로 명제 참인지거짓인지정확하게나타낼수있는상황 ( 뜻이분명한문장 ) 2진논리 참과거짓 두가지논리로표시하는것 0 / 1 로표현가능 논리함수 여러개의 2진명제를복합적으로결합시켜표시하고, 이를수학적으로나타낸것 디지털논리회로 일정한입력에대하여논리적인판단을할수있는전자회로로구성 - 입력된 2진논리신호들에대해적당한