2012 년 8 월전자공학회논문지제 49 권 SD 편제 8 호 55 Journal of The Institute of Electronics Engineers of Korea Vol. 49-SD, NO. 8, August 2012 논문 2012-49SD-8-9 이중포트메모리를위한효율적인프로그램가능한메모리 BIST (An Efficient Programmable Memory BIST for Dual-Port Memories ) 박영규 *, 한태우 *, 강성호 ** * (Youngkyu Park, Taewoo Han, and Sungho Kang ) 요 약 메모리설계기술과공정기술의발달은고집적메모리의생산을가능하게하였다. 전체 Systems-On-Chips(SoC) 에서내장메모리가차지하는비중은점점증가하여전체트랜지스터수의 80%~90% 를차지하고있어, SoC 에서내장된이중포트메모리에대한테스트중요성이점점증가하고있다. 본논문에서는이중포트메모리를위한다양한테스트알고리즘을지원하는새로운 micro-code 기반의 programmable memory Built-In Self-Test(PMBIST) 구조를제안한다. 또한제안하는알고리즘명령어구조는 March 기반알고리즘과이중포트메모리테스트알고리즘등의다양한알고리즘을효과적으로구현한다. PMBIST 는테스트알고리즘을최적화된알고리즘명령어를사용하여최소의 bit 으로구현할수있어최적의하드웨어오버헤드를가진다. Abstract The development of memory design and process technology enabled the production of high density memory. As the weight of embedded memory within aggregate Systems-On-Chips(SoC) gradually increases to 80-90% of the number of total transistors, the importance of testing embedded dual-port memories in SoC increases. This paper proposes a new micro-code based programmable memory Built-In Self-Test(PMBIST) architecture for dual-port memories that support test various test algorithms. In addition, various test algorithms including March based algorithms and dual-port memory test algorithms are efficiently programmed through the proposed algorithm instruction set. This PMBIST has an optimized hardware overhead, since test algorithm can be implemented with the minimum bits by the optimized algorithm instructions. Keywords : Memory BIST, Dual-Port Memory, Test Algorithm, Micro-code Ⅰ. 서론 최근반도체공정기술과설계기술이발달함에따라많은수의코어들이시스템온칩 (SoC:System-On- * ** 학생회원, 평생회원, 연세대학교전기전자공학과 (Department of Electrical and Electronic Engineering, Yonsei University) 본연구는지식경제부및정보통신산업진흥원의 IT 융합고급인력과정지원사업의연구결과로수행되었음 (NIPA-2012-H0401-12-1006) 접수일자 : 2012년4월18일, 수정완료일 : 2012년7월5일 Chip) 화되고있다. 전체 SoC에서내장메모리가차지하는비중은점점증가하여전체트랜지스터수의 8 0%~90% 를차지해 SoC에서내장메모리에대한테스트중요성이점점증가하고있다. 이중포트메모리는두개의포트로부터동시에데이터의입출력이가능하여많은양의이중포트메모리는두개의포트로부터동시에데이터의입출력이가능하여많은양의데이터를빠른시간에처리할수있는장점을가져최근많이사용되고있다. 이중포트메모리의경우, 단일포트메모리의고장테스트뿐만아니라, 두포트를통해동시 (370)
56 이중포트메모리를위한효율적인프로그램가능한메모리 BIST 박영규외 접근을통해발생하는고장테스트를고려해야한다. 이는단일포트메모리를위한 March 기반의테스트알고리즘이외에이중포트메모리에서만발생하는두포트의접근에의해발생하는고장검출을위한이중포트메모리테스트알고리즘을사용하여테스트를수행해야한다 [1]. 현재내장메모리를테스트하기위해가장많이사용되는방법은메모리 BIST(Built-In Self-Test) 기법이다 [2]. 메모리 BIST 기법은각모듈별로자체적인테스트가수행되므로전체시스템의테스트에있어서테스트의복잡도가크게줄어들고, 고가의외부테스트장비를사용하지않고도빠른시간에테스트를수행할수있다는장점을가진다 [3]. 그러나메모리 BIST 기법은제한적인테스트알고리즘만을지원하여, flexibility가낮고고장검출률이제한적이라는단점을가진다. 그래서기존의메모리 BIST의단점을보완한 PMBIST (Programmable Memory BIST) 기법이제안되었다 [4]. PMBIST 는다양한테스트알고리즘을지원하여 flexibility를향상시켰으나, 지원하는테스트알고리즘이 March 기반알고리즘 (MATS+, March C 등 ) 에만국한되어 flexibility가제한적이고하드웨어오버헤드가크다는단점을가진다. 데이터를빠른시간에처리할수있는장점을가져최근많이사용되고있다. 본논문에서는다양한내장된이중포트메모리를효율적으로테스트하기위해다양한테스트알고리즘의적용이가능한새로운알고리즘명령어구조와 PMBIST 구조를제안한다. 일반적으로많이사용되는 March 기반의테스트알고리즘을모두지원하고, 이중포트메모리테스트알고리즘을지원하는 PMBIST 구조를제안한다. 따라서제안하는 PMBIST는 flexibility 와고장검출률이높아내장된이중포트메모리의신뢰성을높일수있으며, 다양한테스트패턴을생성하기위한최적의알고리즘명령어구조와주소생성기를통하여하드웨어오버헤드를최소화하였다. Ⅱ. 제안하는 Programmable Memory BIST 본논문에서제안하는 Programmable Memory BIST (PMBIST) 는다양한테스트알고리즘지원이가능한 micro code 방식의프로그램가능한 BIST 구조를가진다. 제안하는 PMBIST 는외부로부터테스트알고리즘 을명령어형태로입력받아내부의명령어메모리에저장하고, 이명령어를사용하여알고리즘을구현하는구조이다. PMBIST 는 MATS+, March C-, March A, March LR, March SS [5] 등의모든 March 기반의알고리즘을지원하고, March 2PF1, March 2PF2av, March s2pf [6], March A2PF [7] 등의모든이중포트메모리테스트알고리즘을지원한다.. 기존에제안된이중포트메모리테스트를위한 BIST들은단일포트메모리테스트를위한 March 알고리즘을사용하여한포트로는쓰기동작, 다른포트로는읽기동작을수행하여테스트를하였다. 그리고두포트를통하여동일한셀에동시에접근하여쓰기와읽기동작을수행하는 BIST도제안되었지만, 이중포트관련고장을모두검출하지는못하였다. 제안하는 PMBIST 는기존 BIST들의모든동작이가능하며, 동시에두포트를통해서로다른셀에접근하는동작이가능하여이중포트관련모든고장을검출할수있다. 이중포트메모리에서발생하는고장의 90% 이상이단일포트관련고장이다. 그리고두포트와관련하여발생하는고장은 10% 정도존재한다. 두포트와관련된고장검출이가능하여야만높은신뢰성을확보할수있다. 동시에두포트를통해서서로다른셀에접근하여발생하는고장모델을 2PF2av라고한다 [6]. 이고장을검출하기위해서는 PMBIST 가동시에두포트를통해서서로다른셀에접근하는동작을지원해야한다. 따라서제안하는 PMBIST 는모든 March 기반알고리즘과이중포트메모리테스트알고리즘을지원하여높은고장검출률을확보하였다. 그리고제안된알고리즘명령어구조는다양한테스트패턴을효과적으로생성이가능하며, 또한최소의 bit으로알고리즘을구현하여하드웨어오버헤드를최소화하였다. 1. 알고리즘명령어구조제안하는 PMBIST 는테스트알고리즘을제안하는알고리즘명령어구조로내부의명령어메모리에저장하고, 저장된명령어를사용하여패턴을생성한다. 제안하는알고리즘명령어구조는 11 bits의사이즈로단일포트관련고장검출을위한 March 기반알고리즘과두포트와관련된고장을검출하기위한이중포트메모리테스트알고리즘을구현한다. 따라서알고리즘명령어구조는각포트의동작을효율적으로구현할수 (371)
2012 년 8 월전자공학회논문지제 49 권 SD 편제 8 호 57 Journal of The Institute of Electronics Engineers of Korea Vol. 49-SD, NO. 8, August 2012 그림 1. 알고리즘명령어구조 Fig. 1. Algorithm instruction architecture. 있는구조를가진다. 알고리즘명령어구조는 March와이중포트메모리테스트알고리즘을최소의 bit으로효과적으로구현할수있다. 또한테스트알고리즘을효과적으로구현하기위하여멀티루프를지원한다. 그림 1은알고리즘명령어구조를보여주며, 각 bit을살펴보면다음과같다. Inst[10:9] 는명령어를제어하는부분으로알고리즘을구현하기위한명령어의동작상태를지정한다. Hold는현재의명령어를계속실행하도록하고, Increment는현재의명령어를실행한후다음명령어를실행하도록한다. Branch는지정된명령어로점프를하여실행하도록한다. RDBranch(Return Data inversion Branch) 는지정된명령어로점프를하여반전된데이터값으로명령어를다시반복실행하도록한다. 명령어에서 Branch 와 RDBranch의경우에는 Branch 레지스터를이용하여점프를한다. Branch 레지스터를사용하여멀티루프를지원하게된다. Inst [8] 은생성할주소의증 / 감을제어하는부분으로 March 알고리즘및이중포트메모리테스트알고리즘의각 sequence의주소증 / 감방향을지정한다. Inst [7] 과 Inst [6] 은 A 포트를위해생성되는데이터값을제어하는부분이다. Inst [7] 은 A 포트에적용될데이터패턴을제어하는부분으로 A 포트의백그라운드데이터를 0 으로쓸지 1 로쓸지를결정한다. Inst [6] 은 A 포트의동작을제어하는부분으로 A 포트를통해데이터를읽기동작을할지, 쓰기동작을할지지정한다. Inst [5] 와 Inst [4] 는 B 포트를위해생성되는데이터값을제어하는부분이다. B 포트에적용될패턴을생성하기위해 Inst [7], Inst [6] 과동일한제어를한다. 단일포트관련고장검출을위한알고리즘구현시, Inst [5] 와 Inst [4] 는 0 으로고정되고패턴생성에영향을주지않는다. Inst[3:2] 는카운터를제어하는부분으로주소생성을위해 fast diagonal, fast row 및 fast column 방식을지원하기위한옵션이다. Inst[3:2] 에서 Diagonal 옵션은 fast diagonal 방식으로주소를생성하며, Row와 Column 옵션은 fast row와 fast column 방식으로주소생성을지원한다. Column은 column 주소가끝까지증가하며연산을하라는옵션이고, Row는 row 주소가끝까지증가하며연산을하라는옵션이다. 기존의제안된명령어구조들은대부분 fast diagonal만을지원한다. Inst[1:0] 는명령어동작을제어하는부분으로명령어의옵션을지정한다. 명령어옵션은주로이중포트테스트알고리즘에사용된다. 이중포트메모리테스트알고리즘은한포트로쓰기동작을수행할때, 다른포트로는같은행의옆셀또는같은열의아래셀에읽기를하는동작이있다. Inst[1:0]= 01 ( 또는 10 ) 이면, B 포트의주소를 A 포트생성되는주소값에 row( 또는 column) 로 1 만큼증가시키라는동작을지정하는옵션이다. 알고리즘명령어구조는 March 알고리즘을구현하는 그림 2. March C- 알고리즘의명령어구현 Fig. 2. Instruction implementation of March C- algorithm. (372)
58 이중포트메모리를위한효율적인프로그램가능한메모리 BIST 박영규외 그림 3. March A2PF 알고리즘의명령어구현 Fig. 3. Instruction implementation of March A2PF algorithm. 데최소의명령어를사용한다. March 기반의알고리즘은데이터값을반전하여동일한읽기와쓰기동작들이연속적으로사용되는경우가많다. 이런경우에제안하는알고리즘명령어는 RDBranch 옵션을사용하여 1개의명령어로구현할수있다. 예를들어, (r0, w1, r1), (r1, w0, r0) 와같이 6개의 element로구성된알고리즘의경우를보면, 기존에명령어들은최소 6개의명령어를사용하여구현한다. 그런데제안하는명령어를사용하면, (r0, w1, r1) 은 3개의명령어로구현을하고, (r1, w0, r0) 은 RDBranch 옵션을사용한 1개의명령어로구현한다. 따라서총 4개의명령어로구현된다. 그림 2는 March C- (10N) 알고리즘을제안한알고리즘명령어로구현한예제이다. 10개의 march element 로구성되는 March C-는 2개의 RDBranch 옵션을사용한명령어를사용하여 8개의명령어로구현된다. 따라서제안하는알고리즘명령어는최소의명령어로테스트알고리즘을구현할수있는최적의구조이다. 그림 3은이중포트메모리테스트알고리즘중에 March A2PF(18N) 알고리즘을제안한알고리즘명령어로구현한예제이다. 그림 3을보면, 18N의 March A2PF 알고리즘을 14개의명령어로구현하였다. 최소의 명령어로알고리즘의구현이가능하여하드웨어오버헤드를최적화하였다. Signal Generator 는각 Control Signal Generator, Data Generator, Address Generator 로구성된다. 그림 4는제안하는 PMBIST의구조이다. PMBIST 의각블록을간단히설명하면, Instruction Memory는제안한알고리즘명령어구조로구현된테스트알고리즘의명령어를저장하는메모리이다. Instruction Counter 는 Instruction Memory 를제어하여저장된알고리즘명령어를선택하여 Instruction Decoder 로보내며, Instruction Decoder 는 Instruction Memory 에서선택된명령어를해독하여각패턴생성기 (A-port와 B-port Signal Generator) 에서패턴을생성하도록신호를인가한다. A-port Signal Generator 의 Control Signal Generator는이중포트메모리의 A-port 에인가되는제어신호를생성하고, Data Generator 는이중포트메모리의 A-port 에인가되는데이터패턴을생성한다. 또한 Address Generator는이중포트메모리의 A-port 에인가되는 1 씩증가 / 감소하는주소를생성한다. B-port Signal Generator의 Control Signal Generator와 Data Generator는이중포트메모리의 B-port에인가되는제어신호와데이터패턴을생성한다. 그리고 Address Generator는이중포트메모리의 B-port에인가되는 A-port 를위한생성되는주소에 column 또는 row로 1 씩증가 / 감소된주소를생성한다. Response Analyzer 는테스트결과값을비교하여고장의유무를판별하며, I/O selector는각패턴생성블록에서생성된패턴을이중포트메모리의 port에연결해주는회로이다. 이회로는이중포트메모리테스트시 BIST에서생성되는패턴의 A port와 B port의연결을바꿔주어테스트를할수있게한다. 마지막으로 MBIST Controller 는외부 2. PMBIST 구조제안하는 PMBIST 구조는 Instruction Memory, Instruction Counter, Decoder, A-port Signal Generator, B-port Signal Generator, Response Analyzer, I/O selector 그리고 MBIST Controller로구성된다. 여기서 A-port Signal Generator 와 B-port 그림 4. PMBIST 구조 Fig. 4. The PMBIST architecture. (373)
2012 년 8 월전자공학회논문지제 49 권 SD 편제 8 호 59 Journal of The Institute of Electronics Engineers of Korea Vol. 49-SD, NO. 8, August 2012 그림 5. 주소생성기 Fig. 5. The address generator. 로부터입력받은신호를가지고 PMBIST 를전체적으로제어한다. 그림 4에서 PMBIST 의입출력신호들을살펴보면, CLK, BRS, MTestH, Algorithm Loading Set(ALS), Algorithm Instruction Download (AID), MBIST Finish Signal(MFS), MBIST Fault Out(MFO) 등이있다. MTestH는 PMBIST가 test mode로테스트를시작하라는입력신호이고, BRS는 PMBIST의 reset 신호이다. ALS는외부로부터 instruction 을입력받아명령어메모리에저장하는 mode를지정하는입력신호이고, AID는알고리즘을구현한 instruction을 PMBIST로입력해주는핀이다. 그리고 MFS은 PMBIST 의동작이끝났음을알려주는출력신호이고, MFO는 PMBIST 의테스트결과를출력하는핀이다. 제안하는 PMBIST 는이중포트메모리테스트알고리즘의각포트의주소를효과적으로생성하기위해 2 가지의주소생성기를제안하였다. A-port 와 B-port를위한패턴을생성하는 A-port Signal Generator 와 B-port Signal Generator 의각주소생성기는 fast diagonal, fast row 및 fast column 방식을지원하여주소를생성한다. 그런데 B-port Signal Generator 의주소생성기는이중포트메모리테스트알고리즘을위해 A-port 를위해생성된주소값에 row 또는 column 으로 1 만큼증가 / 감소된주소를효과적으로생성하기위한부분이추가된주소생성기이다. 이주소생성기는동시에서로다른인접한셀에접근할때사용된다. 그림 5는 B-port를위한주소생성기를보여준다. 그림 5 에서회색부분을제외한부분이 A-port 를위한주소생성기이다. 그림 5에주소생성기의입출력신호들을살펴보면, cnt_in와 cnt_out은카운터의입력과생성된출력값이다. cnt_ mode는주소패턴생성을위한카운터의모드 를지정하는입력이다. cnt_ mode가 00 이면 fast diagonal, 01 이면 fast row 그리고 10 이면 fast column 방식으로주소를생성한다. R/C_sel과 R/C_en 은이중포트메모리테스트알고리즘의 B-port의주소를생성하기신호이다. R/C_sel은 row와 column 중에어떤값을 1을증 / 감할지선택하는신호이고, R/C_en 은주소생성이이값을사용유무를선택하는신호이다. Ⅲ. PMBIST 검증 본논문에서제안하는 PMBIST 구조검증을위하여이중포트메모리 (8.2K 32) 에 PMBIST를연결하여검증을하였다. 검증에사용된메모리는삼성전자의 9-bit row address, 4-bit column address 및 32-bit data word를가지는 dual-port synchronous SRAM을사용하였다. 그리고 PMBIST 는단일포트관련고장검출을위한 March C-(10N), March C+(14N) 알고리즘과이중포트관련고장을검출하기위한 March s2pf(16n), March 2PFav(10N), March A2PF(18N) 알고리즘을 Mentor Graphics 의 Modelsim 을이용하여 functional 시뮬레이션을통하여동작검증하였다. PMBIST 의각알고리즘별 functional 시뮬레이션은각알고리즘을외부로부터하나씩입력하여검증하였다. 표 1은 PMBIST의패턴생성을위하여제안한 11 bits 의알고리즘명령어를사용하여각알고리즘을구현하는데필요한명령어개수와명령어 bit를보여준다. 제 표 1. 알고리즘별명령어 bit 크기 Table 1. Instruction bit sizes for the test algorithms. 알고리즘 명령어개수 명령어 bit March C- (10N) 8 88 bits(8 11bits) March C+ (14N) 10 110 bits(10 11bits) March s2pf (16N) 8 88 bits(8 11bits) March A2PF (18N) 12 132 bits(12 11bits) 표 2. 합성결과 Table 2. Synthesis result. 명령어메모리의크기하드웨어 오버헤드 27.50 Byte(11bitsⅹ20) 5,488 gates 41.25 Byte(11bitsⅹ30) 6,138 gates 55.00 Byte(11bitsⅹ40) 6,812 gates 최대동작속도 300 MHz (374)
60 이중포트메모리를위한효율적인프로그램가능한메모리 BIST 박영규외 표 3. PMBIST 성능비교 Table 3. Performance comparison of the PMBIST. [8] [9] [10] PMBIST March based 테스트알고리즘 Y Y Y Y 이중포트메모리테스트알고리즘 N N Y Y Flexibility Medium Medium Medium-High High 최대동작속도 - 300 MHz - 300 MHz 명령어사이즈 (bits) 8 9 4 11 March C- 알고리즘의명령어 bit (bits) 152 90 92 88 March A2PF 알고리즘의명령어 bit (bits) - - 248 132 하드웨어오버헤드 (gates) 12.4K 6.4K 9.9K 6.1K 안하는알고리즘명령어는최소의명령어로테스트알고리즘을구현할수있는최적의구조이다. 따라서 10N 의 March C-알고리즘은 8개의명령어를사용하여 88 bits(8 11bits) 의명령어로구현된다. 또한 March s2pf(16n) 과 March A2PF(18N) 알고리즘은 8개와 12 개의명령어로구현이가능하여최소의 bit을사용하여구현된다. 표 2는제안한 PMBIST를 TSMC 0.13μm 라이브러리를사용하여 Design Compiler 로합성한결과이다. PMBIST 는각메모리를테스트하기위한패턴을외부로부터입력받은명령어메모리에저장된명령어를사용하여생성한다. 명령어메모리의크기는 PMBIST 의하드웨어오버헤드에큰영향을준다. 따라서명령어메모리의크기에의해최대몇개의명령어를이용하여패턴을생성할수있는지결정된다. March 기반의알고리즘들은최대 30개의명령어를사용하면구현이가능하기때문에명령어메모리의크기를 41.25 Byte (11bits 30) 로정하였다. 41.25 Byte의명령어메모리를사용한 PMBIST의합성결과는 2-input nand gate를기준으로하드웨어오버헤드는 6,138 gate이고, 최대동작속도는 300 MHz이다. 그이외에다양한명령어메모리사이즈별 PMBIST의하드웨어오버헤드를확인하였다. Ⅳ. 성능평가표 3은기존의 PMBIST 와제안하는 PMBIST 구조를비교한것이다. 기존의 PMBIST 구조와제안하는 PMBIST 구조의지원하는테스트알고리즘, 명령어사이즈그리고 March C-, March A2PF 알고리즘을구현 하는데필요한명령어 bit 등으로비교하였다. 그리고기존의 PMBIST와제안하는 PMBIST 의하드웨어오버헤드를비교하였다. 하드웨어오버헤드는명령어메모리의크기가 41.25 Byte인 PMBIST 를합성한것이다. 기존에제안된 [8], [9] 는 March 기반의알고리즘과 non-march 알고리즘을지원하며, March C- 알고리즘을구현하는데많은명령어가필요하다. 또한단일포트메모리만테스트가가능하고, 이중포트메모리는테스트가불가능하다. 따라서이중포트메모리테스트알고리즘은지원하지못한다. [10] 은이중포트메모리테스트를위한 PMBIST로 March 알고리즘과이중포트메모리테스트알고리즘의일부만을지원한다. 이구조는한포트동작을 4 bits의 test program set을사용하여알고리즘을구성하는 march element 별로프로그램한다. 따라서두포트의동작을프로그램하려면 8 bits의 test program set이필요하고, March A2PF 알고리즘을구현하는데 248 bits의명령어가필요하다. 그리고 DRF 테스트를지원하지못하여고장검출률이제한적이다. 또한하드웨어오버헤드는 BIST processor와 μprogram memory 블록만 9.9K gates를가진다. 제안하는 PMBIST는이중포트메모리의테스트를위해모든 March 기반알고리즘과이중포트메모리테스트알고리즘등을모두지원하여높은고장검출률을가진다. 그리고 March C- 알고리즘과 March A2PF 알고리즘을 88 bits와 132 bits으로구현하여기존의구조보다적은 bit가필요하다. 또한하드웨어오버헤드도 2-input nand gate 기준으로기존에제안된구조들보다 6.1K gates로가장적다. 따라서제안하는 PMBIST 는 (375)
2012 년 8 월전자공학회논문지제 49 권 SD 편제 8 호 61 Journal of The Institute of Electronics Engineers of Korea Vol. 49-SD, NO. 8, August 2012 다양한테스트알고리즘을지원하여 flexibility와 fault coverage가높고, 최적화된알고리즘명령어를사용하여최소의 bit으로테스트알고리즘을구현하여최적의하드웨어오버헤드를가진다. V. 결론최근에 SoC 환경이급속히늘어가면서칩내부의많은비중을차지하고있는내장된메모리에대한테스트에대한많은연구가진행되고있다. 제안하는 PMBIST 는 March 기반알고리즘과이중포트메모리테스트알고리즘등을지원하여높은 flexibility와 fault coverage를가진다. 또한제안한알고리즘명령어구조를사용하면최소의명령어를사용하여알고리즘의구현이가능하고, 기존의알고리즘이외에모든 March 기반의 used defined algorithm의구현이가능하다. 즉, 기존에생각하지못한고장에대해서도매우효과적으로대처할수있다. 또한다양한주소생성방법을지원하는주소생성기는복잡한주소를효과적으로생성한다. 따라서최적의알고리즘명령어와효과적인주소생성기를통해최소의하드웨어오버헤드를가지는매우효율적인 PMBIST 구조이다. 참고문헌 [5] S. Hamdioui, A. J. Van de Goor, and M. Rodgers, March SS: a test for all static simple RAM faults, Proceedings of IEEE International Workshop on Memory Technology, Design and Testing, pp. 95-100, Jul. 2002. [6] S. Hamdioui, and A. J. Van de Goor, Efficient tests for realistic faults in dual-port SRAMs, IEEE Transactions on Computers, vol. 51, No. 5, pp.460-473, 2002. [7] Y. Park, M. Yang, Y. Kim, D. Lee, and S. Kang, An Efficiency Testing Algorithm for Realistic Faults in Dual-Port Memories, Journal of the Institute of Electrical Engineers of Korea, vol.43-sd, No. 2, pp.72-85, 2007. [8] X. Du, N. Mukherjee, C. Hill, W-T. Cheng, and S. Reddy, A Field Programmable Memory BIST Architecture Supporting Algorithms with Multiple Nested Loops, Proceeding of IEEE Asian Test Symposium, pp. 287-292, Nov. 2006. [9] Y. Park, J. Park, T. Han, and S. Kang, An Effective Programmable Memory BIST for Embedded Memory, IEICE Transactions on Information and Systems, vol. E92-D, no. 12, pp. 2508-2511,Dec. 2009. [10] A. Benso, S. Di Carlo, G. Di Natale, P. Prinetto, and M. Lobetti Bodoni, A programmable BIST architecture for clusters of multiple-port SRAMs, Proceeding of IEEE International Test Conference, pp. 557-566, Oct. 2000. [1] S. Hamdioui, Z. Al-Ars, and A. J. Van de Goor, Testing static and dynamic faults in random access memories, Proceeding of VLSI Test Symposium, pp. 395-400, Apr. 2002. [2] S. Boutobza, M. Nicolaidis, K.M. Lamara, and A. Costa, Programmable Memory BIST, Proceeding of IEEE International Test Conference, Paper 45.2, Nov. 2005. [3] Yamasaki, I. Suzuki, A. Kobayashi, K. Horie, Y. Kobayashi, H. Aoki, H. Hayashi, K. Tada, K. Tsutsumida, and K. Higeta, External memory BIST for system-in-package, Proceeding of International Test Conference, pp. 1145-1154, Nov. 2005. [4] A. W. Hakmi, H. J. Wunderlich, C. G. Zoellin, A. Glowatz, F. Hapke, J. Schloeffel, and L. Souef, Programmable deterministic Built-In Self-Test, Proceeding of IEEE International Test Conference, pp. 1-9, Oct. 2007. (376)
62 이중포트메모리를위한효율적인프로그램가능한메모리 BIST 박영규외 저자소개 박영규 ( 학생회원 ) 2004 년호서대학교전기공학과학사졸업. 2007 년연세대학교전기전자공학과석사졸업. 2007 년현재연세대학교전기전자공학과박사과정. < 주관심분야 : Memory test, BIST, DFT> 한태우 ( 학생회원 ) 2008 년연세대학교전기공학과학사졸업. 2008 년현재연세대학교전기전자공학과석박사통합과정. < 주관심분야 : Memory test 및 repair, DFT> 강성호 ( 평생회원 ) 1986 년서울대학교제어계측공학과학사졸업. 1988 년 The University of Texas, Austin 전기및컴퓨터공학과석사졸업. 1992 년 The University of Texas, Austin 전기및컴퓨터공학과박사졸업. 1992 년미국 Schlumberger Inc. 연구원. 1994 년 Motorola Inc. 선임연구원. 2007 년현재연세대학교전기전자공학과교수 < 주관심분야 : SoC 설계, SoC 테스트 > (377)