특허심판원 제 8 부 심 결 PDF 무료 다운로드

특허심판원 제 8 부 심 결 - 1 -

주 문 청구취지 이 유 - 2 -

- 3 -

- 4 -

- 5 -

- 6 -

ε φ - 7 -

1) 비교대상발명 2 에는 게이트電極 10 이라고기재되어있으나, 이는 게이트電極 4 의명백한오기로보인다. - 8 -

- 9 -

- 10 -

2) 비교대상발명 9 는이사건제 1 내지 6 및 14 내지 15 항특허발명이확대된선원에의하여무효로되어야함을주장하기위하여제출된선행발명이다. - 11 -

- 12 -

제1항제2항제3항제5항제7항제4항제6항 3) 청구인은당초비교대상발명 3 에의한신규성부정등을추가로주장하기도하였으나, 2018. 11. 16. 자이후의심판사건의견서에서는이사건제 1, 2, 3, 4, 5, 6, 7, 12, 13, 14, 15, 16 항특허발명이비교대상발명 3 을제외한비교대상발명 1, 2, 4 중의어느하나또는비교대상발명 1, 2 중어느하나에의하여신규성이부정된다고일관되게주장하고있다. 4) 청구인의진보성부정을위한비교대상발명들의조합관계가복잡하고다소일관성이결여되어있으나, 여기에서는청구인이제출한 2019. 6. 14. 심판사건의견서에근거하여정리하였다. - 13 -

제 4 항제 6 항 제 8 항제 11 항 제 10 항 - 14 -

- 15 -

- 16 -

본발명은이중 - 게이트 FinFET 소자및그제조방법에관한것으로서, 더상세하게는벌크 (bulk) 실리콘기판을이용하되, 채널이형성되는바디 (body) 가될실리콘의 Fin 액티브영역이나노크기의폭을갖도록하고기판에연결되도록하며, 전류가흐르는길이방향으로담장처럼형성되게함으로써전기적으로안정된이중 - 게이트 FinFET 소자및그제조방법에관한것이다. 본발명에서는 SOI 실리콘기판대신에벌크실리콘기판을사용하되, 채널이형성되는바디가될 Fin 액티브영역이나노크기의폭을가지며전류가흐르는길이방향으로담장처럼형성되어벌크실리콘기판과연결된다.( 갑제 2 호증, 1 면요약참조 ) - 17 -

- 18 -

- 19 -

또한도 2 에서소자의채널이형성되는바디 (34) 가 SOI 소자의특성상 SOI 실리콘기판 (2a) 과연결되어있지않기때문에플로팅바디문제를가지고있고 SOI 실리콘기판 (2a)dp 형성된산화막 (10) 이, 소자에서발생한열이 SOI 실리콘기판 (2a) 으로전도되는것을차단하여소자의성능이떨어진다 ( 갑제 2 호증, 4 면 18 내지 20 행참조 ). 발명이이루고자하는기술적과제 본발명은상술한문제점을해결하기위하여안출된것으로서, 벌크웨이퍼를사용하여가격이 - 21 -

싸고게이트와자기정렬되게소스 / 드레인에에피층을형성하여기생저항성분을줄일수있으며실리콘구조물인 Fin 액티브영역은채널이형성되는바디이고벌크실리콘기판과연결되어플로팅바디문제를해결할수있을뿐아니라열전도가잘되어소자의특성을향상시킬수있는이중게이트 FinFET 소자및그제조방법을제공하는데그목적이있는것이다 ( 갑제 2 호증, 4 면 21 내지 26 행참조 ). 그러나, 종래의볼록형트랜지스터에서는이하와같은문제가있다. 즉, 첫째, 임계치의결정에있어서채널폭에의존한다. 이때문에, 임계치제어의자유도가작다. 특히, 채널폭이넓은경우에는측부의기생트랜지스터가동작하기때문에전류와전압과의관계를나타내는특성도에서험프 ( 혹 ) 이생긴다. 둘째, 게이트전극 (106) 으로피복되어있지않은볼록부 (105a) 의영역, 즉게이트전극 (106) 으로둘러쌓인볼록부의영역보다도깊은영역에서는게이트전극 (106) 으로제어할수없기때문에, 소스영역 (107) 및드레인영역 (108) 사이에서펀치스루현상에의한단채널효과가발생한다. 이때문에, 게이트길이의미세화가곤란해진다. 셋째, 상기게이트전극 (106) 으로둘러쌓인볼록부영역보다도깊은영역에서는드레인전압을증대시켰을때, 드레인영역 (108) 로부터신장되는전기력선이소스영역 (107) 방향을향하므로, 게이트전극 (106) 만으로는드레인전압에의한채널포텐셜의변동을충분히억제할수없다. 특히, 단채널의경우에는소스영역 (107)- 드레인영역 (108) 방향의게이트전극 (106) 의폭 L 이짧기때문에그것만큼소자특성이향상되지않는다. 본발명의이와같은점을감안하여이루어진것으로, 펀치스루현상에의한단채널효과를억제할수있으며동시에, 소자특성을향상시킬수있는반도체장치를제공하는것을목적으로한다 ( 갑제 4 호증, 23-3 면 13 내지 26 행참조 ). 5) 한편피청구인은 1 채널길이 25nm 이하까지채널의온 - 오프특성을개선하여짧은채널효과를억제하고 2 나노패터닝에따른바디폭의편차를줄이고 3 나노폭 Fin 으로인한기생소스 / 드레인저항을감소시키는것또한이사건특허발명이해결하고자하는중요한해결과제라고주장하나 (2019. 2. 22. 피청구인의심판사건의견서등참조 ), 이들은이사건특허발명의명세서의해결과제및효과에명시적으로기재되어있는사항이라고보기어렵고기생저항감소는종속항인이사건제 8 항특허발명에관련된사항으로국한되므로, 피청구인의위주장들에대하여구체적으로논하지는않는다. - 22 -

6) 대법원 2007. 1. 25. 선고 2005 후 2045 판결에서는 이사건특허발명이비교대상발명 4 의목적이나용도와전혀다른내용을특허청구범위에기재하여용도발명으로특허청구를하지않은이상, 이사건특허발명이그구성이같은비교대상발명 4 와그목적이나용도가일치하지않는다는이유만으로신규성이인정되는것도아니라고할것이다. 고판시하였고, 청구인은이판결을들어문제인식이없더라도비교대상발명에구성이모두포함되어있다면이사건특허발명의신규성이부정되어야한다는취지의주장을한것으로보인다. 7) 대법원 2011. 4. 28. 선고 2010 후 2179 판결에서는 발명의동일성은두발명의기술적구성이동일한가여부에의하되발명의효과도참작하여판단할것인데, 기술적구성에차이가있더라도그차이가과제해결을위한구체적수단에서주지 관용기술의부가 삭제 변경등에지나지아니하여새로운효과가발생하지않는정도의미세한차이에불과하다면두발명은서로실질적으로동일하다고할것이나, 기술적구성의차이가위와같은정도를벗어난다면설사그차이가해당발명이속하는기술분야에서통상의지식을가진사람이쉽게도출할수있는범위내라고하더라도두발명을동일하다고할수없다. 고판시하였다. - 23 -

이사건제 1 항특허발명의구성요소 1-2 비교대상발명 1 의대응구성 8) 험프란채널폭이넓은경우에측부의기생트랜지스터가동작하기때문에전류와전압과의관계를나타내는특성도에서발생하는혹을말하며, 이러한험프가발생하면회로동작에악영향을끼칠우려가있다. - 24 -

이사건제 1 항특허발명의구성요소 1-9 비교대상발명 1 의대응구성 - 25 -

9) 아래그림은피청구인이제시한 FinFET 의진화를도식화한것인데볼록형 FET 를 FinFET 으로볼수없다는피청구인의주장에는일응일리가있다. - 26 -

발명의효과 이상에서살펴본바와같이본발명에의하면, 벌크웨이퍼를사용하여가격이싸고게이트와자기정렬되게소스 / 드레인에에피층을형성하여기생저항성분을줄일수있으며, 실리콘구조물인 Fin 액티브영역은채널이형성되는바디이고벌크웨이퍼와연결되어플로팅바디문제를해결할수있을뿐만아니라열전도가잘되어소자의특성을향상시킬수있다 ( 갑제 2 호증, 8 면 16 내지 20 행참조 ). - 27 -

또한, 본발명은예를들면반도체메모리장치의셀부분등에서좁은채널폭이요구되는영역에유효하게적용할수있다. 이경우, 기판으로서 SOI 기판을이용하고, 메모리셀부분에본발명과관련한소자를이용하여주변소자부에부분공핍화소자를정용함을로써고밀도로고속동작하는반도체장치를실현할수있다. 이상설명한바와같이, 본발명의제 1 발명의반도체장치는볼록형트랜지스터에서볼록현상의반도체소자영역의중앙부에채널영역의표면에서의농도보다도높은농도로제 2 도전형의불순물이포함되는고농도불순물영역을갖고있기때문에, 3 차원적인확장에의해소자의전류구동능력을증가시킬수있고채널공핍형소자의특성을제한하지않고, 단채널효과나펀치스루를방지할수있고, 게다가전자의미세화를실현할수있다. 또한, 본발명의제 2 발명의반도체장치는볼록형트랜지스터에서소자영역의상면에구성되는트랜지스터의특성과소자영역의측면에구성되는트랜지스터의특성이상이하기때문에임계치의설정과회로패턴설계의자유도가증가하고, 회로목적에따라서소자특성을선택할수있게되어직접회로의성능을향상시킬수있다. 또한, 본발명의제 3 발명의반도체장치는볼록형트랜지스터에서소스영역및드레인영역중적어도고전위를인가하는영역의측부에절연막을통하여일정전위로유지되는전극이형성되고, 볼록형상소자영역의폭 W 가 [ 식중에서, q 는전자전하 ( 쿨롱 ), φ F 는반도체기판의페르미준위 (ev), ε s 는반도체기판의유전율 ( 패럿 /cm), 및 N sub 는반도체기판의불순물농도 (cm -3 ) 이다.] 을만족하므로미세함과동시에구동력이큰트랜지스터를실현할수있고, 고밀도임과동시에고성능인직접회로를실현할수있다. ( 갑제 4 호증, 23-9 면 24 내지 42 행참조 ) - 28 -

- 29 -

- 30 -

- 31 -

이사건제 1 항특허발명의구성요소 1-2 비교대상발명 2 의대응구성 이사건제 1 항특허발명의구성요소 1-2 비교대상발명 2 의대응구성 - 32 -

10) 비교대상발명 2 에는실리콘기판위에직접섬형상의실리콘부가형성되는경우 ( 실시예 3) 에대한별도의기재가없는바, 실시예 3 의경우에도섬형상의실리콘부는덤벨모양을가지는것으로봄이타당하다. - 33 -

이사건제 1 항특허발명의구성요소 1-6 비교대상발명 2 의대응구성 - 34 -

과제를해결하기위한수단 [ 개요 ] 상기목적을달성하기위해서본발명과관련되는반도체장치 ( 청구항 1) 는절연층상에선택적으로형성된반도체층과이반도체층의윗면에형성된피복절연막과상기반도체층의한개의측면에서상기피복절연막, 상기측면으로대향하는상기반도체층의다른측면에걸쳐형성된게이트전극과상기게이트전극과상기각측면과의사이에각각설치된게이트절연막과, 상기각측면의표면에각각형성되어상기게이트전극을통해대향하는소스 드레인영역을구비한것을특징으로한다 ( 갑제 5 호증, 식별번호 [0021] 참조 ). 다음으로도 19 에나타낸바와같이두개의소스 드레인확산층을형성하기위해서불순물이온 28 을비스듬하게이온주입한후, 어닐링을행한다. 여기서 n 형채널 MOSFET 의경우이면 As, p 형채널 MOSFET 의경우이면 BF 2 를 1 10 15 / cm 2 정도의도즈량으로이온주입한다. 다음으로도 20 에나타낸바와같이전면에층간절연막 29 를형성한후, 보통의 MOSFET 제조공정에따라, 게이트, 소스, 드레인의각영역에컨택트홀 30 을개공해게이트전극 27, 두개의소스 드레인확산층에각각접속하는배선 31, 32 각 33 을형성한다 ( 갑제 5 호증, 식별번호 [0071] 참조 ). 그리고미세화를진행하여소자영역의점유면적이감소해도전술한 SOI 기판에형성한경우와같이섬형상의실리콘기판 21 의두께를크게함으로써 ( 트렌치구멍의깊이를크게함으로써 ), 소스 드레인층과인출배선 32, 33 과의콘택부분의기생저항을저감할수있어콘택저항의상승을방지할수있게된다. 이는섬형상실리콘의측면에서도콘택을이루도록되기때문이다 ( 갑제 5 호증, 식별번호 [0070] 내지 [0072] 참조 ). - 35 -

이사건제 1 항특허발명의구성요소 1-7 비교대상발명 2 의대응구성 - 36 -

이상상술한바와같이본발명에의하면, 반도체층의측면에 MOD 게이트구조가형성된 MOSFET 을갖춘반도체장치에있어서, 게이트재료의잔류문제및소자특성의열화문제를해결할수있게된다 ( 갑제 5 호증, 식별번호 [0077] 참조 ). - 37 -

이사건제 1 항특허발명의구성요소 1-2 비교대상발명 4 의대응구성 - 38 -

제 2a 도에도시한공정 ; P 형실리콘기판표면을열산화해서 20nm 정도의실리콘산화막 (151) 을형성하고, 실리콘질화막 (701) 을 CVD(Chemical Vapor Deposition) 법에의해 20 nm정도퇴적시키고난후포토레지스트 (201) 을가는선 ( 紐線 ) 형상으로페터닝하고, 이것을마스크로해서또 RIE(Reactive Ion Etching) 법에의해기판을수직으로 1 μm정도에칭하고기판과수직으로마련한두께 0.1 μm의반도체층 (100) 을형성한다. 이패터닝은포토레지스트막대신에실리콘산화막으로실행해도좋다. 이하, 여기서는이와같이기판과수직으로마련된그의일부를채널로서이용하는층을반도체층이라고한다. 이때, 반도체층 (100) 의두께를게이트의전계효과에의해연장시키려고하는공핍층폭보다작게하면박막트랜지스터동작을얻을수가있다. 즉, 게이트에바이어스를인가해서채널이온 (ON) 상태로되는채널부표면이강반전한상태에있어서반도체층내는공핍상태또는반전상태로할수가있다. 이때문에, 반도체층내의정공밀도 (hole density) 를낮게억제하는등의게이트에의한제어를실행할수있다. 일반적으로, 게이트가게이트절연막을거쳐서기판측으로연장하는공핍층폭 Xd 즉전계효과가 미치는범위는으로볼수있다. 여기서, K s 는기판반도체의유전율, εο는진공의유전율, φs는표면이강반전상태로될때의표면공핍층에서의포텐셜변화, q는전자전하량, Ns는기판의불순물농도이다. 그때문에, 실리콘채널에있어서예를들면기판불순물농도 5 10 16 cm -3 일때, Xd=0.1μm정도로된다. 본실시예에서는다음의공정에서설명하는바와같이, 반도체층 (100) 은양측에서게이트전극 (30) 에의해전계효과가미치게된다. 그때문에, 반도체층의막두께를 0.2μm이하, 보다바람직하게는 0.1 0.05μm이하로설정하면좋다. ( 갑제 7 호증, 33-5 면 15 내지 28 행참조 ). - 39 -

[ 실시예 2] 또, 실시예 1 의디바이스구조에있어서반도체층의하부에양측에서연장하는절연층이연결되지않은상태에서는소자와기판과의전기적절연분리의효과가상실된다. 그러나박막반도체에서형성하는채널에대해양측의게이트가실행하는전계효과에의한양호한채널전기특성의제어나고집적화등에적합한소자의특징을유지할수있다. 제 3a 도 제 3c 도는그와같은소자구조를도시한것으로제 3a 도는평면도, 제 3b 도는제 3a 도의 A-A' 단면도, 제 3c 도는제 3a 도의 B-B' 단면도이다. 2 개의트랜지스터의반도체층 (100) 이게이트전극 (30) 을공유하는구조이다. 제 3c 도에도시한바와같이, 이와같은구조에서는소오스, 드레인전극을확산층필드산화막보다다소얇게윗쪽으로치우쳐서반도체층 (100) 내에형성하고또한게이트전극을이것보다깊게 ( 기판에가깝게 ) 형성하는것에의해서안정한전기특성을얻을수있다. 이와같은기판결정과박막이연결되는구조에서는개구부를갖는절연층 (20) 을기판상에형성하고, 개구부에서기판결정을에피텍셜성장시켜서반도체층 (100) 을얻을수있다. ( 갑제 7 호증, 33-6 면 38 내지 59 행참조 ) - 40 -

본발명에있어서, 채널은기판과실질적으로절연되어있는것이바람직하다. 여기서실질적이라고하는것은완전히절연되어있지않더라도그의작동전압에있어서절연되어있는경우와거의마찬가지효과를미친다는것이다. 또, 기판과대략수직인반도체층은박막인것이바람직하다 ( 갑제 7 호증, 33-4 면 21 내지 23 행참조 ). - 41 -

본발명에의하면고집적이고또한양호한전기적특성을갖는박막트랜지스터를갖는반도체장치를얻을수가있다. 또한이박막트랜지스터를사용하여고집적화에적합하고또한양호한전지적특성을갖는반도체장치를얻을수가있다 ( 갑제 7 호증, 33-10 면하단 3 내지 5 행참조 ). - 42 -

- 43 -

- 44 -

- 45 -

본발명의목적은 LSI 를구성하는미세한종형전계효과형트랜지스터, 특히반도체층의양측으로게이트전극을가지는더블게이트종형전계효과형트랜지스터의제조방법으로서최적인종형전계효과형트랜지스터의제조방법과그제조방법에따라얻을수있는종형전계효과형트랜지스터를제공하는것에있다 ( 갑제 6 호증, 식별번호 [0013] 참조 ). - 46 -

- 47 -

- 48 -

- 49 -

11) 미국대법원은 Graham 판결에서, 비기술적사항인 2 차적고려요소 (Secondary considerations) 를비자명성판단에사용할수있다고하면서, 2 차적고려요소는비자명성의경제적및동기적측면에초점을둔것으로서 U.S.C. 103 조규정에적용함에있어유용한것으로보았다. 2 차적고려요소가비자명성판단에있어유용함을시사한것은, 발명의비자명성판단시모든것을이해한이후판단에이르는사후고찰 (hindsight) 과, 발명자의발명을선행기술에포함하여해석하는오류를방지하고, 시장적측면등비기술적측면을반영하고자함이다. - 50 -

12) 특허 실용신안심사기준에는이차적고려사항중상업적성공에대한다음의기재가있다 ( 특허 실용신안심사기준제 3 부특허요건제 3 장진보성 8. 진보성판단시고려되어야할기타요소참조 ). 발명의제품이상업적으로성공하였거나업계로부터호평을받았다는사정또는출원전에오랫동안실시했던사람이없었던점등의사정은진보성을인정하는하나의보조적자료로서참고할수있다. 다만, 이러한사정만으로진보성이인정된다고할수는없고진보성은우선적으로명세서에기재된내용즉, 발명의목적, 구성및효과를토대로판단되어야하므로, 상업적성공이발명의기술적특징으로부터비롯된것이아니라다른요인, 예를들어판매기술의개선이나광고선전등에의해얻어진것이라면진보성판단의참고자료로삼을수없다. - 51 -

- 52 -

13) 특허 실용신안심사기준에는오랫동안요구되어왔지만해결되지못했던문제의해결에관한이차적고려사항을다음과같이기재하고있다. 출원발명이장기간통상의기술자가해결하려고했던기술적과제를해결하거나장기간요망되었던필요성을충족시켰다는사실은출원발명이진보성을갖는다는증거가될수있다. 이러한기술적과제의해결이나필요성은통상의기술자에게인식되어지속되다가출원발명에의해서처음으로충족되는것이어야하며, 이를인정하기위해서는객관적인증거자료가요구된다. 발명이당해기술분야에서특정기술과제에대한연구및개발을방해하는기술적편견으로인해통상의기술자가포기하였던기술적수단을채용함으로써만들어진것이고이로써그기술과제를해결하였다면진보성판단의지표중하나로고려할수있다. - 53 -

- 54 -

발명이이루고자하는기술적과제 본발명이이루고자하는기술적과제는, 활성영역의유효폭을확장시켜채널의폭이증대된효과를구현할수있어활성영역의폭이작은트랜지스터의전류구동력을개선할수있는반도체장치를제공하는데있다. 본발명이이루고자하는다른기술적과제는, 상기한반도체장치를제조하는방법을제공하는데있다 ( 갑제 12 호증, 2 면하단 1 내지 4 행참조 ). - 55 -

예를들어, 사진공정등으로정의된반도체기판 (100) 의상측표면 (105) 이 1000A 의폭을가진다고하고, 소자분리막 (500') 의리세스된깊이또는노출되는트렌치 (200) 의상측측벽의폭이 500A 이라하면, 실질적으로게이트전극 (800) 이작용하는활성영역의유효폭은 2000A 이될수있다. 즉, 디자인룰대비, 활성영역의유효폭을 2 배확보하는효과를얻을수있다 ( 갑제 12 호증, 6 면 8 내지 11 행참조 ). 이사건제 1 항특허발명의구성요소 1-2 비교대상발명 9 의대응구성 - 56 -

이사건제 1 항특허발명의구성요소 1-3 비교대상발명 9 의대응구성 - 57 -

- 58 -

상술한본발명에따르면, 디자인룰의감소에도불구하고활성영역의유효폭을증대시킬수있어셀트랜지스터의전류구동력을확보할수있다 ( 갑제 12 호증, 6 면하단 3 내지 5 행참조 ). - 59 -

- 60 -

- 61 -

본발명은상술한문제점을해결하기위하여안출된것으로서, 벌크웨이퍼를사용하여가격이싸고게이트와자기정렬되게소스 / 드레인에에피층을성장하여기생저항성분을줄일수있으며 ( 하략 )( 갑제 2 호증, 4 면 22 내지 23 행참조 ) 여기서 FinFET 소자의소스 / 드레인영역에만선택적에피층 (18) 을성장하는과정을살펴본다. 먼저소자의구조가게이트 (16) 형성까지되어있다고가정한다. 채널의도우핑 (~10 18 cm -3 ) 에비해게이트 (16) 가 10 20 cm -3 이상으로도우핑되어있는상태에서 5 nm 에서 20 nm 정도이내로습식으로산화를시키면게이트 (16) 에는 3 내지 5 배정도도우핑에의해훨씬두껍게산화막이성장한다. 상기성장된산화막을채널에형성된산화막두께를기준으로다시식각하면 Fin 액티브영역의측벽에형성된산화막이없어지고 Fin 액티브영역 (4) 의실리콘이드러나게된다. 이때상대적으로두껍게산화막이성장된게이트 (16) 는여전히산화막에덮혀있게된다. 소스 / 드레인의 Fin 액티브영역 (4) 의측벽에드러난실리콘을씨앗 (seed) 으로하여선택적에피층 (18) 을성장시킨다. 경우에따라서는 Fin 액티브영역 (4) 의측벽및상부에도실리콘이드러나게하고그것을씨앗으로하여선택적에피층 (18) 을성장할수있다. 이때성장되는선택적에피층 (18) 으로는단결정실리콘, 단결정 SiGe, 단결정 Ge, 폴리실리콘, 폴리 SiGe 이가능하다 ( 갑제 2 호증, 5 면 26 내지 38 행참조 ). - 62 -

- 63 -

여기서 FinFET 소자의소스 / 드레인영역에만선택적에피층 (18) 을성장하는과정을살펴본다. 먼저소자의구조가게이트 (16) 형성까지되어있다고가정한다. 채널의도우핑 (~10 18 cm -3 ) 에비해게이트 (16) 가 10 20 cm -3 이상으로도우핑되어있는상태에서 5 nm 에서 20 nm 정도이내로습식으로산화를시키면게이트 (16) 에는 3 내지 5 배정도도우핑에의해훨씬두껍게산화막이성장한다. 상기성장된산화막을채널에형성된산화막두께를기준으로다시식각하면 Fin 액티브영역의측벽에형성된산화막이없어지고 Fin 액티브영역 (4) 의실리콘이드러나게된다. 이때상대적으로두껍게산화막이성장된게이트 (16) 는여전히산화막에덮혀있게된다. 소스 / 드레인의 Fin 액티브영역 (4) 의측벽에드러난실리콘을씨앗 (seed) 으로하여선택적에피층 (18) 을성장시킨다. 경우에따라서는 Fin 액티브영역 (4) 의측벽및상부에도실리콘이드러나게하고그것을씨앗으로하여선택적에피층 (18) 을성장할수있다. 이때성장되는선택적에피층 (18) 으로는단결정실리콘, 단결정 SiGe, 단결정 Ge, 폴리실리콘, 폴리 SiGe 이가능하다 ( 갑제 2 호증, 5 면 26 내지 38 행참조 ). 도 5a 에서선택적에피층 (18) 을성장하는다른일예를소개한다. 공정순서에서게이트 (16) 형성까지완료한다음절연막을 5 nm 에서 100 nm 사이의두께로증착하고, 증착한두께와제 2 산화막 (10) 위로돌출된 Fin 액티브영역 (4) 의높이에해당하는두께만큼비등방식각하면게이트 (16) 와소스 / 드레인 Fin 액티브영역 (4) 이만나는근처에만절연막이형성되고다른곳은드러나게된다. 드러난 Fin 액티브영역 (4) 의실리콘영역과게이트 (16) 의폴리실리콘영역을씨앗으로하여선택적에피층 (18) 을 5 nm 에서 100 nm 사이의한값으로성장시킨다. 그러면선택적에피층 (18) 이소스 / 드레인영역에도성장되고드러난폴리실리콘또는 SiGe 게이트 (16) 에도성장되어저항을줄일수있게된다 ( 갑제 2 호증, 5 면 46 내지 53 행참조 ). - 64 -

- 65 -

상술한구성에서, 상기 Fin 액티브영역 (4) 의두상부모서리를 900 이상의산화공정, 식각공정또는수소분위기에서의어닐링을통해둥글게형성하여소자의내구성을향상시킬수있다 (5 면 6 내지 7 행참조 ). - 66 -

- 67 -

- 68 -

- 69 -

- 70 -

14) 제 39 조 ( 직무발명 ) 1 종업원 법인의임원또는공무원 ( 이하 " 종업원등 " 이라한다 ) 이그직무에관하여발명한것이성질상사용자 법인또는국가나지방자치단체 ( 이하 " 사용자등 " 이라한다 ) 의업무범위에속하고, 그발명을하게된행위가종업원등의현재또는과거의직무에속하는발명 ( 이하 " 직무발명 " 이라한다 ) 에대하여종업원등이특허를받았거나특허를받을수있는권리를승계한자가특허를받았을때에는사용자등은그특허권에대하여통상실시권을가진다. 2 제 1 항의규정에불구하고공무원의직무발명은국가또는지방자치단체가승계하며, 국가또는지방자치단체가승계한공무원의직무발명에대한특허권은국유또는공유로한다.< 개정 2001.2.3.> 3 종업원등이한발명중직무발명을제외하고는미리사용자등으로하여금특허를받을수있는권리또는특허권을승계시키거나사용자등을위하여전용실시권을설정한계약이나근무규정의조항은이를무효로한다. 4 제 2 항의규정에의하여국유로된특허권의처분및관리는국유재산법제 6 조의규정에불구하고특허청장이이를관장한다. 5 제 4 항의국유특허권의처분및관리에관하여필요한사항은대통령령으로정한다. 제 40 조 ( 직무발명에대한보상 ) 1 종업원등은직무발명에대하여특허를받을수있는권리또는직무발명에대한특허권을계약또는근무규정에의하여사용자등으로하여금승계하게하거나전용실시권을설정한경우에는정당한보상을받을권리를가진다. 2 제 1 항의규정에의한보상의액을결정함에있어서는그발명에의하여사용자등이얻을이익의액과그발명의완성에사용자등및종업원등이공헌한정도를고려하여야한다. 이경우보상금의지급기준에관하여필요한사항은대통령령또는조례로정한다.< 개정 2001.2.3.> 3 공무원의직무발명에대하여제 39 조제 2 항의규정에의하여국가또는지방자치단체가이를승계한경우에는정당한보상금을지급하여야한다. 이경우보상금의지급에대하여필요한사항은대통령령또는조례로정한다.< 개정 2001.2.3.> 4 삭제 <1994.3.24> 15) 제 2 조 ( 정의 ) 이법에서사용하는용어의정의는다음과같다.< 개정 1999. 2. 5., 2001. 2. 3.> 1. " 발명 " 이라함은특허법 실용신안법또는의장법의규정에의하여보호대상이되는발명 고안및창작을말한다. 2. " 직무발명 " 이라함은특허법제 39 조제 1 항 실용신안법제 20 조및의장법제 24 조의규정에의한종업원, 법인의임원또는공무원의발명 고안및창작을말한다. 3. " 자유발명 " 이라함은제 2 호의규정에의한직무발명외의발명을말한다.(4 호내지 8 호는기재생략 ) 제 11 조 ( 자유발명으로보는직무발명등 ) 1 직무발명에대해사용자등이당해직무발명에관한권리를승계한후대통령령이정하는기간내에출원을하지아니하는경우또는서면으로그출원을포기한경우의당해직무발명은자유발명으로본다. 2 사용자등은제 1 항의규정에의한자유발명으로보는직무발명에대하여는특허법제 39 조제 1 항의규정에불 - 71 -

구하고당해발명을한종업원등의동의를받지아니하고는통상실시권을가질수없다. * 시행령제 5 조 ( 직무발명의출원기간 ) 법제 11 조제 1 항에서 대통령령이정하는기간 이라함은 4 월을말한다. 16) 2018. 10. 1. 피청구인의심판사건의견서에첨부된참고자료 7, 2017. 10. 13. 선고수원지방법원 2016 고단 2687 판결문 13 내지 16 면및참고자료 9, 2009. 9. 10. 선고특허법원 2008 허 7515 판결문 11 내지 12 면등참조. - 72 -

- 73 -

17) 특허법제 38 조 ( 특허를받을수있는권리의승계 ) - 74 -

1 특허출원전에있어서특허를받을수있는권리의승계는그승계인이특허출원을하지아니하면제 3 자에게대항할수없다. 18) 프론티어연구개발과제의수행에관한협약제 13 조 ( 산업재산권및발생품의귀속등 ) 1 본연구개발과제의성과로서취득하는연구기자재 연구시설은 ( 을 ) 의소유 ( 단, 참여기업이소유하고자부담한별첨 4 의 연구기자재및연구시설 은본과제가종료된후 참여기업의소유로한다 ) 로하며, 산업재산권 연구보고서의판권 시작품등중정부출연금지분에상당하는부분은 ( 을 ) 의소유로한다. * 여기서 ( 을 ) 은원광대학교이고협약당사자둥 ( 갑 ) 은테라급나노소자개발사업단장이다. - 75 -

- 76 -

- 77 -

- 78 -